JPH0246741A - 混成集積回路 - Google Patents
混成集積回路Info
- Publication number
- JPH0246741A JPH0246741A JP63198409A JP19840988A JPH0246741A JP H0246741 A JPH0246741 A JP H0246741A JP 63198409 A JP63198409 A JP 63198409A JP 19840988 A JP19840988 A JP 19840988A JP H0246741 A JPH0246741 A JP H0246741A
- Authority
- JP
- Japan
- Prior art keywords
- conductive path
- substrate
- bonded
- integrated circuit
- brazing material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 239000004065 semiconductor Substances 0.000 claims abstract description 21
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical group [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 20
- 229920005989 resin Polymers 0.000 claims abstract description 20
- 239000011347 resin Substances 0.000 claims abstract description 20
- 238000010438 heat treatment Methods 0.000 claims abstract description 15
- 238000005219 brazing Methods 0.000 claims abstract description 12
- 239000000463 material Substances 0.000 claims abstract description 11
- 239000011889 copper foil Substances 0.000 claims abstract description 8
- 229910052802 copper Inorganic materials 0.000 claims description 12
- 239000010949 copper Substances 0.000 claims description 12
- 229910001374 Invar Inorganic materials 0.000 claims description 6
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- 229910052742 iron Inorganic materials 0.000 claims description 3
- 238000002844 melting Methods 0.000 claims description 2
- 230000008018 melting Effects 0.000 claims description 2
- 230000001070 adhesive effect Effects 0.000 abstract description 2
- 229910000679 solder Inorganic materials 0.000 abstract description 2
- 238000000034 method Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000005192 partition Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 238000005253 cladding Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 238000005096 rolling process Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
本発明は混成集積回路に関し、特に混成集積回路の半導
体素子が固着きれる導電路のパターン形状に関する。
体素子が固着きれる導電路のパターン形状に関する。
（ロ）従来の技術
従来金属基板を用いた混成集積回路は既に特公昭４６−
１３２３４号に記載されている。この構造は絶縁処理さ
れた金属基板、例えば表面がアルマイト処理されたアル
ミニウム基板の一生面にエポキシ樹脂等の絶縁樹脂薄層
を介して所望膜厚の銅箔が貼着され、その銅箔をエツチ
ングして導電路が形成され、その導電路上に半導体素子
が固着されるものである。
１３２３４号に記載されている。この構造は絶縁処理さ
れた金属基板、例えば表面がアルマイト処理されたアル
ミニウム基板の一生面にエポキシ樹脂等の絶縁樹脂薄層
を介して所望膜厚の銅箔が貼着され、その銅箔をエツチ
ングして導電路が形成され、その導電路上に半導体素子
が固着されるものである。
斯る導電路上に半導体素子を固着する場合、通常基板を
高温（約３５０″Ｃ）に加熱して導電路上に塗布された
ろう材を融解させて半導体素子が固着される。
高温（約３５０″Ｃ）に加熱して導電路上に塗布された
ろう材を融解させて半導体素子が固着される。
（八）発明が解決しようとする課題
上述した金属基板を用いた混成集積回路の熱処理工程で
は通常絶縁樹脂薄層からガスが発せられている。ここで
問題となるところは、このガスにより基板と絶縁樹脂薄
層との溝面が剥離きれる問題がある。この剥離は特に高
温（３６０″Ｃ以上加熱したとき）に基板を加熱したと
き発生するものであり、第４図に示す如く、樹脂薄層（
１１）から発せられるガス（矢印で示す）が銅箔、即ち
、導電路（１２）によって遮られるため、密着力の弱い
基板（１０）と樹脂薄層（１１）との溝面が剥離される
ものである。
は通常絶縁樹脂薄層からガスが発せられている。ここで
問題となるところは、このガスにより基板と絶縁樹脂薄
層との溝面が剥離きれる問題がある。この剥離は特に高
温（３６０″Ｃ以上加熱したとき）に基板を加熱したと
き発生するものであり、第４図に示す如く、樹脂薄層（
１１）から発せられるガス（矢印で示す）が銅箔、即ち
、導電路（１２）によって遮られるため、密着力の弱い
基板（１０）と樹脂薄層（１１）との溝面が剥離される
ものである。
特に銅、インバー、銅の３層構造からなる基板を用いた
場合には導電路下の樹脂薄層と基板との界面が著しく剥
離することがわかった。
場合には導電路下の樹脂薄層と基板との界面が著しく剥
離することがわかった。
（ニ）課題を解決するための手段
本発明は上述した課題について鑑みて為きれたものであ
り、良熱伝導性基板上に絶縁樹脂薄層を介して銅箔より
形成された導電路を有し、前記基板を加熱し前記導電路
上に塗布されたろう材を融解して複数の半導体素子が固
着される混成集積回路において、前記半導体素子が固着
される前記導電路を所望形状に区画して解決する。
り、良熱伝導性基板上に絶縁樹脂薄層を介して銅箔より
形成された導電路を有し、前記基板を加熱し前記導電路
上に塗布されたろう材を融解して複数の半導体素子が固
着される混成集積回路において、前記半導体素子が固着
される前記導電路を所望形状に区画して解決する。
（ホ）作用
この様に本発明に依れば、ろう材が塗布され半導体素子
が固着される導電路を所望形状に区画することにより、
熱処理工程において導電路下の樹脂薄層から発生するガ
スを区画開領域から逃すことができ、従来の如き、ガス
が導電路によって遮られなくなる。
が固着される導電路を所望形状に区画することにより、
熱処理工程において導電路下の樹脂薄層から発生するガ
スを区画開領域から逃すことができ、従来の如き、ガス
が導電路によって遮られなくなる。
（へ）実施例
以下に第１図に示した実施例に基づいて本発明の詳細な
説明する。
説明する。
第１図に示す如く、本発明の混成集積回路は良熱伝導性
基板（１）と、良熱伝導性基板（１）上に設けられた絶
縁樹脂薄層（２）と、樹脂薄層（２）上に形成された銅
箔よりなる導電路（３）と、導電路（３）上に塗布きれ
るろう材（４）を介して固着される半導体素子（５）と
から構成される。
基板（１）と、良熱伝導性基板（１）上に設けられた絶
縁樹脂薄層（２）と、樹脂薄層（２）上に形成された銅
箔よりなる導電路（３）と、導電路（３）上に塗布きれ
るろう材（４）を介して固着される半導体素子（５）と
から構成される。
良熱伝導性基板（１）はアルミニウム、鉄、及び銅、イ
ンバー、銅からなる３層構造基板が用いられ、本実施例
では半導体素子（５）の熱膨張率αに近い熱膨張率αを
有することができる銅、インバー、銅からなる３ｆｉ基
板を用いるものとする。
ンバー、銅からなる３層構造基板が用いられ、本実施例
では半導体素子（５）の熱膨張率αに近い熱膨張率αを
有することができる銅、インバー、銅からなる３ｆｉ基
板を用いるものとする。
３層基板は銅（６）、インバー（７）、銅（６）の夫々
の積層比を所定割合、例えば１：３：１の割合で積層し
１０〜３０ｔｏｎハがの圧力ローラでクラッド処理を行
い圧延工程で所定の厚さになるまで伸した後、プレス加
工で所定の大きさに形成される。
の積層比を所定割合、例えば１：３：１の割合で積層し
１０〜３０ｔｏｎハがの圧力ローラでクラッド処理を行
い圧延工程で所定の厚さになるまで伸した後、プレス加
工で所定の大きさに形成される。
３層基板の一生面にはエポキシ樹脂等の接着性を有した
絶縁樹脂薄層（２）を介して貼着された銅箔より所望形
状の導電路（３）が形成される。この導電路（３）は略
基板全面に延在形成きれており、ＩＣ、トランジスタ、
ＬＳＩ等の半導体チップ（５）が固着される領域及び外
部リードが固着される領域には導電路（３）よりなる固
着パッド（３゛）が形成されている。
絶縁樹脂薄層（２）を介して貼着された銅箔より所望形
状の導電路（３）が形成される。この導電路（３）は略
基板全面に延在形成きれており、ＩＣ、トランジスタ、
ＬＳＩ等の半導体チップ（５）が固着される領域及び外
部リードが固着される領域には導電路（３）よりなる固
着パッド（３゛）が形成されている。
斯る導電路（３）よりなる固着パッド（３′）上には半
田等のろう材（４）が塗布され、基板（１〉をホットプ
レート（８）上に配置してろう材（４）を完全に融解さ
せて半導体チップ（５〉及び外部リード（図示しない）
が固着されるものである。
田等のろう材（４）が塗布され、基板（１〉をホットプ
レート（８）上に配置してろう材（４）を完全に融解さ
せて半導体チップ（５〉及び外部リード（図示しない）
が固着されるものである。
本発明の特徴とするところは、半導体チップ（５）が固
着される導電路（３）、即ち、固着パ・シト（３゛）を
所望形状に区画するところにある。区画の形状は任意で
あり、例えば第２図Ａ及びＢに示す如く、格子状、スト
ライプ状等の形状が好ましい。固着パッドを複数に区画
することで固着パッド（３″）にすき間（９）を形成す
る。この区画によって形成されたすき間（９）より、熱
処理工程時に樹脂薄層（２）から発生するガス（固着パ
ッド下のガス）を逃すことができる。区画によって形成
されるすき間（９〉は数十μであれば十分にガスを逃す
ことができると共に区画間のすき間（９）が数十μのた
め、ろう材（４）の固着力が従来より劣る恐れはない。
着される導電路（３）、即ち、固着パ・シト（３゛）を
所望形状に区画するところにある。区画の形状は任意で
あり、例えば第２図Ａ及びＢに示す如く、格子状、スト
ライプ状等の形状が好ましい。固着パッドを複数に区画
することで固着パッド（３″）にすき間（９）を形成す
る。この区画によって形成されたすき間（９）より、熱
処理工程時に樹脂薄層（２）から発生するガス（固着パ
ッド下のガス）を逃すことができる。区画によって形成
されるすき間（９〉は数十μであれば十分にガスを逃す
ことができると共に区画間のすき間（９）が数十μのた
め、ろう材（４）の固着力が従来より劣る恐れはない。
また、すき間は固着パッド（３′）形成時の工・ンチン
グ工程でパッド（３′）を所定形状に区画することがで
き新たに工程を設ける必要はない。
グ工程でパッド（３′）を所定形状に区画することがで
き新たに工程を設ける必要はない。
第３図は本実施例で用いた銅、インバー、銅の３層基板
上に形成した固着パターン面積と基板加熱温度を変化さ
せたときの特性図である。この特性図はＸ軸にパターン
面積、ｙ軸に剥離時間をとリ、基板を３２０℃、３４０
℃、３６０℃に変化させたときのパターン面積の大きさ
による剥離時間を調べた実験結果である。
上に形成した固着パターン面積と基板加熱温度を変化さ
せたときの特性図である。この特性図はＸ軸にパターン
面積、ｙ軸に剥離時間をとリ、基板を３２０℃、３４０
℃、３６０℃に変化させたときのパターン面積の大きさ
による剥離時間を調べた実験結果である。
加熱処理工程での加熱時間は最低でも約１００ｓｅｃは
必要とされているため、この１００ ｓｅｃを基準に考
えた場合、加熱温度３２０℃、３４０°Ｃでは面積が大
きくなっても剥離時間が１００ ｓｅｃ以上であるため
剥離はしないことがわかる。しかしながら、３６０℃の
加熱ではパターン面積が約１０ｍｍ”以上から短時間の
間（１００ｓｅｃ以下）で剥離し、１０ｍｍ”以下では
１００ ｓｅｃで剥離しないことがわかる。
必要とされているため、この１００ ｓｅｃを基準に考
えた場合、加熱温度３２０℃、３４０°Ｃでは面積が大
きくなっても剥離時間が１００ ｓｅｃ以上であるため
剥離はしないことがわかる。しかしながら、３６０℃の
加熱ではパターン面積が約１０ｍｍ”以上から短時間の
間（１００ｓｅｃ以下）で剥離し、１０ｍｍ”以下では
１００ ｓｅｃで剥離しないことがわかる。
この結果、パターン面積の大きいものは区画される面積
が１０ｍｍ”以下となる様に任意の形状に区画すれば高
温加熱の場合でも剥離しないことが明白である。即ち、
ある剥離時間よりも長い剥離時間を有した面積で区画す
ればよい。また複数に区画することにより、各区画間に
すき間が生じ、そのすき間より加熱時に樹脂薄層から発
生するガスを逃すことができ導電路と樹脂薄層との券面
の剥離を防止することができる。
が１０ｍｍ”以下となる様に任意の形状に区画すれば高
温加熱の場合でも剥離しないことが明白である。即ち、
ある剥離時間よりも長い剥離時間を有した面積で区画す
ればよい。また複数に区画することにより、各区画間に
すき間が生じ、そのすき間より加熱時に樹脂薄層から発
生するガスを逃すことができ導電路と樹脂薄層との券面
の剥離を防止することができる。
また、本実施例では３層構造基板を用いて説明したが、
その他、アルミニウム基板、鉄基板等の良熱伝導性基板
を用いることも可能である。この場合においてもほぼ第
３図と同様の特性図が得られるものである。
その他、アルミニウム基板、鉄基板等の良熱伝導性基板
を用いることも可能である。この場合においてもほぼ第
３図と同様の特性図が得られるものである。
（ト）発明の効果
以上に詳述した如く、本発明に依れば、半導体素子が固
着される導電路、即ち、固着パッドを複数個に区画する
ことにより、区画された個々の導電路の剥離時間が長く
なるのを利用すると共に区画間のすき間から加熱処理工
程時に樹脂薄層から発生するガスをすき間から逃すこと
ができるため、従来の様にガスが導電路と樹脂薄層との
溝面で遮られなくなるので加熱処理工程での導電路の剥
離を防止することがでるものである。
着される導電路、即ち、固着パッドを複数個に区画する
ことにより、区画された個々の導電路の剥離時間が長く
なるのを利用すると共に区画間のすき間から加熱処理工
程時に樹脂薄層から発生するガスをすき間から逃すこと
ができるため、従来の様にガスが導電路と樹脂薄層との
溝面で遮られなくなるので加熱処理工程での導電路の剥
離を防止することがでるものである。
第１図は本発明の実施例を示す断面図、第２図Ａ、Ｂは
本実施例のパターン図、第３図はパターン面積と加熱温
度による剥離特性図、第４図は従来の課題を示すための
断面図である。 （１）・・・良熱伝導性基板、 （２）・・・絶縁樹脂
薄層、（３）・・・導電路、 （４）・・・ろう材、
（５）・・・半導体素子。 第１図
本実施例のパターン図、第３図はパターン面積と加熱温
度による剥離特性図、第４図は従来の課題を示すための
断面図である。 （１）・・・良熱伝導性基板、 （２）・・・絶縁樹脂
薄層、（３）・・・導電路、 （４）・・・ろう材、
（５）・・・半導体素子。 第１図
Claims (4)
- （１）良熱伝導性基板上に絶縁樹脂薄層を介して銅箔よ
り形成された導電路を有し、前記基板を加熱し前記導電
路上に塗布されたろう材を融解して複数の半導体素子が
固着される混成集積回路において、前記半導体素子が固
着される前記導電路を所望形状に区画したことを特徴と
する混成集積回路。 - （２）前記良熱伝導性基板は銅、インバー、銅からなる
３層構造基板であることを特徴とする請求項１記載の混
成集積回路。 - （３）前記良熱伝導性基板は鉄あるいはアルミニウムで
あることを特徴とする請求項１記載の混成集積回路。 - （４）前記導電路は格子状あるいはストライプ状に区画
されていることを特徴とする請求項１記載の混成集積回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63198409A JPH0246741A (ja) | 1988-08-09 | 1988-08-09 | 混成集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63198409A JPH0246741A (ja) | 1988-08-09 | 1988-08-09 | 混成集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0246741A true JPH0246741A (ja) | 1990-02-16 |
Family
ID=16390644
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63198409A Pending JPH0246741A (ja) | 1988-08-09 | 1988-08-09 | 混成集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0246741A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5744224A (en) * | 1994-11-29 | 1998-04-28 | Shinko Electric Industries Co., Ltd. | Board for mounting semiconductor chip |
| JP2007036106A (ja) * | 2005-07-29 | 2007-02-08 | Shinano Kenshi Co Ltd | プリント基板及びその製造方法 |
| JP2007208276A (ja) * | 2007-03-08 | 2007-08-16 | Texas Instr Japan Ltd | 半導体装置及びその製造方法 |
| JP2008071997A (ja) * | 2006-09-15 | 2008-03-27 | Furukawa Electric Co Ltd:The | 電子部品実装基板の製造方法 |
-
1988
- 1988-08-09 JP JP63198409A patent/JPH0246741A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5744224A (en) * | 1994-11-29 | 1998-04-28 | Shinko Electric Industries Co., Ltd. | Board for mounting semiconductor chip |
| JP2007036106A (ja) * | 2005-07-29 | 2007-02-08 | Shinano Kenshi Co Ltd | プリント基板及びその製造方法 |
| JP2008071997A (ja) * | 2006-09-15 | 2008-03-27 | Furukawa Electric Co Ltd:The | 電子部品実装基板の製造方法 |
| JP4615496B2 (ja) * | 2006-09-15 | 2011-01-19 | 古河電気工業株式会社 | 電子部品実装基板の製造方法 |
| JP2007208276A (ja) * | 2007-03-08 | 2007-08-16 | Texas Instr Japan Ltd | 半導体装置及びその製造方法 |
| JP4484891B2 (ja) * | 2007-03-08 | 2010-06-16 | 日本テキサス・インスツルメンツ株式会社 | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3716907A (en) | Method of fabrication of semiconductor device package | |
| US5817541A (en) | Methods of fabricating an HDMI decal chip scale package | |
| IT1143676B (it) | Processo per la fabbricazione di dispositivi microminiaturizzati a circuito integrato | |
| US5355280A (en) | Connection arrangement with PC board | |
| US4793543A (en) | Solder joint | |
| JP2930133B2 (ja) | 印刷配線板複合構造体 | |
| US3781975A (en) | Method of manufacturing diodes | |
| US3615946A (en) | Method of embedding semiconductor chip within a dielectric layer flush with surface | |
| JPH0246741A (ja) | 混成集積回路 | |
| JP2828358B2 (ja) | 半導体放熱構造 | |
| JPH05121603A (ja) | 混成集積回路装置 | |
| JPH05211256A (ja) | 半導体装置 | |
| JPH0368157A (ja) | 高周波用厚膜集積回路装置 | |
| JPH05121846A (ja) | ヒートパイプ内蔵基板とその製造方法 | |
| JPS63143851A (ja) | 半導体装置 | |
| JPH0159755B2 (ja) | ||
| JPH0451503Y2 (ja) | ||
| JPS61147554A (ja) | ハイブリツドｉｃモジユ−ル | |
| JPS6431444A (en) | Porcelain substrate for surface mounting | |
| JPH0555398A (ja) | 半導体装置 | |
| JPS62114245A (ja) | 混成集積回路用基板の製造方法 | |
| JPH0378247A (ja) | 半導体チップ放熱実装構造 | |
| JPH068366A (ja) | 積層体およびその製造方法 | |
| JPS6095944A (ja) | プラグインパツケ−ジとその製造方法 | |
| JPS60227452A (ja) | 半導体装置およびその製造方法 |