JPH0246699A - 加速器制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は加速器制御装置、特に粒子加速器の動作タイミ
ングを制御する加速器制御装置に関する。

（従来の技術） 粒子加速器を構成する各機器は、粒子の運動に対して微
妙なタイミングで制御して動作させる必要がある。

一般に加速器に使用する粒子が電子の場合、その移動速
度は電子の持つ運動エネルギーの大きさ如何に拘らず、
はゾ光速になることは良く知られている。そして、エネ
ルギーの低い状態の電子ビームを加速器に入射する場合
、或いは加速してエネルギーの高い状態にある電子ビー
ムを加速器から出射する場合を考えると、電子ビームを
入射する時はインフレクタ、入射パータベイタなどの機
器を、光速で移動する電子の動きに合わせて機器同士タ
イミングをとりながら動作させなければならず、又、出
射する時は出射パータベイタ、キッカ、デフレクタなど
の機器を、入射の場合と同様に機器同士タイミングをと
りながら動作させなければならない。

この場合、機器同士の動作タイミングの時間的なずれは
、通常数ｎｓ〜計十ｎｓ程度が要求される。

ビームの入射動作成いは出射動作を開始させる条件とな
るものは、粒子の持つ運動エネルギーの大きさであるが
、粒子の運動エネルギーを直接測定する代りに、粒子の
運動エネルギーと１対１の対応関係にある偏向電磁石の
磁場を測定するのが一般的である。

従来の方法は偏向電磁石の磁場の大きさを測定し、その
値が入射指定値或いは出射指定値を越えた場合に、入射
或いは出射指令を出すようにしている。

第６図は従来手法を説明するためのブロック図である。

第６図において、１０１は磁場測定用のセンサで、通常
は素子の温度依存性及び線形性という観点からサーチコ
イルを使用する。この場合、センサ出力電圧は、磁場の
時間変化率と１対１に対応しているため、磁場の大きさ
を知るためには、センサ出力を時間で積分しなければな
らない。

そこで図に示されるように、入力電圧の大きさを正弦波
の周波数に置換え、出力を方形波とするＶ／Ｆ変換器１
０２と、このＶ／Ｆ変換器から出力された方形波のパル
スを計数するカウンタ１０３とでセンサ出力を積分して
いる。

このカウンタで計数された値は、センサ１０１の置かれ
た場所の磁場の大ききさに比例する。このカウンタの計
数値がある値（設定値１０４）に達した時に、パルス出
力を行なう装置が比較器１０５である。比較器から出力
されたパルスは、入射動作指令或いは出射動作指令とな
り、遅延装置１０６を経て入射機器或いは出射機器に送
られる。

なお、Ｖ／Ｆ変換器とカウンタによる積分機能は、アナ
ログ演算による方法もある。

（発明が解決しようとする課題） 上記した従来方式の場合、磁場センナをビーム平衡軌道
の近傍（こ配置しなければならず、ビームの衝突（こよ
るセンサの劣化或いは故障の危険性がある。

そして、万−センサが故障した場合は、真空を破ってセ
ンサの交換を行なう必要性も出てくる。

以上の不具合をなくすための手段として、複数台直列に
接続された偏向電磁石に加えて特性の全く同じ電磁石を
１台金分に直列接続して磁場測定用とする方法もあるが
、この場合は余分に１台電磁石が必要であると同時に、
電源の容量もより大きいものが必要になってしまい、必
ずしも好ましい方法とは言えない。

ス、センサの出力はＶ／Ｆ変換器、カウンタを通して積
分されるため、夫々の機器の有する特性、精度、周波数
特性（応答性）などを正確に評価しておかないと、積分
して得られた結果に対する信頼性、精度を把握すること
が出来ない。ス、センナの位置及び配置のずれは、測定
結果に対して大きな誤差を与える可能性がある。

ここで偏向電磁石等をサンプル値によるブレプログラム
方式にて制御する場合を考えると、偏向電磁石の制御基
準値が事前にわかるため、偏向電磁石電源の出力特性及
び偏向電磁石の電流対磁場の関係が把握できれば、制御
基準値に対して発生する磁場の大ききさを計算できる。

従って、この場合、第６図に示すように、磁場を測定し
て再び入出射制御系の動作指令を与えるようなことをせ
ずに、従来からあるブレプログラム方式を拡大して、制
御基準値と機器動作指令とを出力できるようにし、人出
耐糸に対して直接動作指令を与えることは可能である。

本発明は上記事情に鑑みてなされたものであり、偏向電
磁石磁場を直接測定せずに機器動作指令を与えることの
可能な加速器制御装置を提供することを目的としている
。

［発明の構成］ （課題を解決するための手段） 上記目的を達成するための構成を第１図を一用いて説明
すると、本発明はクロック信号を発生するマスタオシレ
ータと、被制御機器に対する制御基準値と機器動作指令
のためのパルス出力指定データが記憶されたメモリモジ
ュール装置２と、このメモリモジュール装置から読出さ
れたデータを判読し、これから制御基準値とパルス出力
指定データとを分離するデコーダ３と、パルス出力指定
データに遅延を与える遅延装置４とから構成した。

（作用） マスタオシレータ１からのクロック信号は、メモリモジ
ュール装置２に入力される。メモリモジュール装置の構
造は第２図に示されるように、偏向電磁石等の制御基準
値がディジタル値として記憶されると同時に、機器動作
指令のためのデータ（パルス出力指定データ）も記憶さ
れている。

そして、一つの制御基準値データ６と一つのパルス出力
指定データ９とが岨合わさった構成をとり、これが１ワ
ードのメモリモジュールデータとしている。

そこで、マスタオシレータ１から入力したクロック信号
によって、第２図に示すメモリモジュールデータを１ワ
ードずつ読出す。読出されたデータはデコーダ３に入力
され、ここで制御基準値データ６とパルス出力指定デー
タ９とに分離される。

この際、デコーダ内ではパルス出力指定データの内容を
読取り、これがパルス出力を指定するコードである場合
←は、パルス出力（マスクパルス７）を行なう。このパ
ルスは、遅延装置４を介して必要な遅延が与えられて後
、所定の機器に送られる。

（実施例） 以下図面を参照して実施例を説明する。

第３図は本発明による加速器制御装置の一実施例のブロ
ック図である。第１図と同一部分については、同一符号
を付している。

１０は水晶発振器で、５０ＭＨ２のクロック信号１２を
発生している。５０ＭＨｚのクロック信号１２は分周器
１１にて分周され、動作信号１５と共に、ＡＮＤゲート
１４を介してメモリモジュール装置２へ入力されると同
時に、遅延装置！ｆ４にも入力される。

本実施例の場合、メモリモジュール装置２に対しては、
１０ＫＨ２のクロック信号１６が供給され、遅延装置４
へは５０ＭＨ２又は５０にＨ２のクロック信号１２．１
３が供給される。

メモリモジュール装置２の出力５はデコーダ３へ入力し
、ここで制御基準値データ６とパルス出力指定データ９
とに分離する。分離されたパルス出力指定データ９によ
って作成されたマスクパルス７は、遅延装置４によって
遅延を与えられ、機器動作遅延パルス８として加速器を
構成する各機器へ送られる。

又、第２図に示されるメモリモジュール装置のメモリモ
ジュールデータ中の制御基準値は、１６ビツト、パルス
出力指定は７ビツト、パリティチエツクは１ビツトと言
う構成をとっている。

デコーダ３はメモリモジュール装置２の出力を得て制御
基準値データ６とパルス出力指定データ９とを単に分離
するだけの機能ではなく、分離した後のパルス出力指定
データの内容を解読し、その内容がマスクパルス７を出
力する旨のものであれば、所定のチャネルに対してパル
ス出力を行なう。

本実施例の場合、マスクパルス７のチャネル数は、メモ
リモジュール装置とデコーダ１組に対して５チヤネル用
意されている。

更に、パルス出力指定データは前記した通り７ビツトの
２進数にて、出力すべきチャネル番号が書込まれている
。

次に作用について説明する。

先ず、動作信号１５がＯＮである時は、分周器１１から
の１０ＫＨ２のクロック信号１６がメモリモジュール装
置２へ加えられる。メモリモジュール装置２にクロック
パルスが入力すると、これにより予め記憶されているメ
モリモジュールデータを１ワード読出す。更に、クロッ
クパルスが入力すると、次のアドレスのデータを読出す
。

このようにクロックパルスが入力する度に、上記の読出
し処理がアドレス順（第２図の矢印方向）に行なわれる
。読出されたメモリモジュール出力データ５は、デコー
ダ３に入力される。

デコーダ３の処理内容は第４図に示される。

先ず、ステップ４１にてメモリモジュール出力データの
パリティチエツクをし、ステップ４２にてパリティエラ
ーがなければステップ４３へ移って制御基準値とパルス
出力指定のデータを分離する。

ステップ４４では、パルス出力指定データの内容を読取
り、ステップ４５にてチャネル番号を確認する。チャネ
ル番号が所定（１〜５）のものであれば、ステップ４６
へ移って指定チャネルにパルスを出力し、同時に制御基
準値も出力して終了する。

ステップ４５にてチャネル番号が所定（１〜５）のもの
でなければ、ステップ４７へ移って制御基準値だけを出
力する。ス、ステップ４２においてエラーであれば、ス
テップ４８へ移ってエラー処理を行なう。

デコーダ３から出力されたマスクパルス７は遅延装置４
へ入力されるが、マスクパルス出力１チヤネルに対して
複数の遅延装置が接続され、これらの遅延装置を通過す
ることにより、予め設定された遅延量を与えられ、機器
動作パルスとして所定の機器に分配される。

第５図は遅延装置の構成側図であり、第５図（ａ）は減
算カウンタを用いた例であり、第５図（ｂ）は減算カウ
ンタとアナログ遅延装置を用いた例である。

第５図（ａ）の場合、減算カウンタ５１にはクロック信
号入力端子５３にクロック信号が入力されている。この
状態でパルス入力端子５４にマスクパルスが入力される
と、減算処理が開始される。この減算処理によりカウン
タの内容が０になった時にパルスが出力される。

即ち、マスタパルスはクロック信号によって減算処理を
行なっている時間だけ遅延が与えられたことになる。減
算カウンタで与えることのできる遅延の大きさはクロ・
ツク周期の整数倍であるが、更に細かい遅延設定を必要
とする場合は、減算カウンタ５１の後にアナログ遅延装
置５２を接続して遅延量の精度を高くしている。第５図
（ｂ）がこの構成例である。

上記した第３図において、水晶発振器１０からのクロッ
ク信号を５０ＭＨ２と５０にＨ２とに分けて、大々異な
るグループの遅延装置に導入するようにしているが、こ
れは必要度に応じて使い分けるようにしたためである。

即ち、精度の高い遅延設定を必要とする機器に対しては
、水晶発振器から出力された５０８Ｈ２のクロック信号
で動作する減算カウンタを使用して２０ｎｓの整数倍の
遅延設定を可能とし、更に細かい遅延が必要な場合は、
Ｉｎｓの整数倍の遅延設定が可能なアナログ遅延装置を
接続して精度の高い遅延を与えるようにしている。

ス、高い遅延精度を必要としない機器に対しては、５０
ＭＨ２のクロック信号を分周器にて５０にＨ２のクロッ
ク信号に分周し、そのクロック信号で減算カウンタを動
作させている。この場合は、２０−の整数倍の遅延設定
が可能である。

なお、減算カウンタ、アナログ遅延装置共に遅延量の大
きさは可変であるため、５０８Ｈ２の減算カウンタと、
アナログ遅延装置の岨合せではＩｎｓ単位の遅延設定が
可能であり、ス、５０ＭＨ２の減算カウンタのみの場合
は、２０ｎｓ単位の遅延設定が可能であり、５０ＫＨ２
の減算カウンタのみの場合は、２０Ｉｔｓ単位の遅延設
定が可能である。

上記実施例では、メモリモジュールデータの読出しに使
用するクロック信号は１０ＫＨ２としたため、１００　
ＩＪａ毎にデータを読出すことができる。

そして、メモリモジュールデータのパルス出力指定欄の
データ設定は自由にできるため、１００．８単位でマス
クパルスの指定をすることができる。

更に、５０ＫＨ２で動作する減算カウンタでは、２０Ｉ
ＩＩＩ単位で最大１００１１ｍ以上の遅延設定が可能で
あるため、パルス出力指定と減算カウンタのカウンタ設
定を組合せて、メモリモジュールが動作し始めてから動
作し終える迄の間（実施例では最大１６秒）、所要のタ
イミングで２０１Ｊｓの精度の機器動作パルスを出力す
ることができる。

又、５０ＭＨ２で動作する減算カウンタでは、２０ｎｓ
単位で最大１００１ｍ以上の遅延設定が可能なため、パ
ルス出力指定と減算カウンタのカウンタ設定を組合わせ
て、メモリモジュールが動作し始めてから動作し終える
迄の間のうち、所要のタイミングで２０ｎｓの精度の機
器動作パルスを出力することができる。

５０ＭＨ２で動作する減算カウンタにアナログ遅延装置
を組合せた場合Ｊよ、アナログ遅延装置がＩｎｓ単位で
最大２０ｎｓ以上の遅延設定が可能であるため、所要の
タイミングでＩｎｓの精度の機器動作パルスを出力する
ことができる。

ス、メモリモジュール装置を動作させるクロック信号と
減算カウンタを動作させるクロック信号とは、いずれも
水晶発振器から出力された５０ＭＨ２そのもの、ヌは分
周したものを使用しているため、個々の機器の動作に要
する時間にバラツキがなければ、再現性の高い機器動作
パルスが得られる。

第５図では遅延装置としてディジタルカウンタのみの場
合、及びディジタルカウンタとアナログ遅延装置とを組
合せる場合について説明したが、遅延装置としてアナロ
グ遅延装置だけでディジタルカウンタを使用しない場合
も考えられる。

ス、遅延装置としてディジタルカウンタを使用した場合
、カウンタを動作させるクロック信号として水晶発振器
の出力を分周せずに使う場合と、分周して使う場合の両
方が考えられ、いずれか−方のみでも可能である。

ス、分周率の異なるクロック信号を複数作り、要求され
る遅延精度に応じてクロック信号を使い分ける場合も考
えられる。

ス、上記実施例ではメモリモジュールデータを制御基準
値とパルス出力指定とに分け、１ワード中の各データ構
成のビット数を特定して説明したが、この特定はそれほ
ど意味を有さない。

従って、必要に応じて自由に決めてもよい。ス、制御基
準値が全く存在しない場合も考えられる。

又、上記実施例ではパルス出力指定のデータ記述方法と
して、パルス出力を行なうチャネルの番号を２進数で記
述したが、パルス出力チャネルとパルス出力指定部分の
ビットを１対１に対応させる方式も可能である。

前者の方法で゛は、１回で１チャネル分しかパルス出力
ができないが、後者の方法では複数チャネル同時にパル
ス出力を行なうことができる。

［発明の効果］ 以上説明した如く、本発明によればメモリモジュール装
置に制御基準値及び機器動作指令のデータを記憶してお
き、クロックパルスに同期して出力されるマスタパルス
を基準にしてタイミング制御するように構成したので、
以下に示す効果を奏する。

■偏向電磁石磁場を直接測定することなく機器動作指令
を与えることが可能となるため、磁場測定系が不要であ
り、かつ磁場測定系のもつ誤差、及び周波数特性（応答
性）の影響を受けない。

■上記に伴ない、余分な測定用電磁石が不要であると同
時に、磁場測定のためのセンナをビーム衝突の危険にさ
らすことがなくなる。

■ビーム平衡軌道及び入出射機器動作に対する最適パラ
メータを調べるためのマシンスタデイ−時などにおいて
、ビームの平衡軌道からのずれによるセンサの故障がな
いために、円滑なオペレーションが期待できる。

【図面の簡単な説明】

第１図は本発明の構成図、第２図はメモリモジュールデ
ータの構成及びそのデータの流れ説明図、第３図は実施
例の構成図、第４図はデコーダの処理内容を示すフロー
チャート、第５図は遅延装置の構成例図、第６図は従来
装置の構成図である。 １・・・マスタオシレータ ２・・・メモリモジュール装置 ３・・・デコーダ　　　　　　　４・・・遅延装置５・
・・メモリモジュール出力データ ６・・・制御基準値データ　　　７・・・マスクパルス
８・・・機器動作遅延パルス ９・・・パルス出力措定データ

Claims (4)

【特許請求の範囲】
1. （１）クロック信号を発生するマスタオシレータと、前
   記マスタオシレータのクロック信号に同期して順次デー
   タが読出されるメモリモジュール装置と、前記メモリモ
   ジュール装置から読出されたデータを制御基準値と機器
   動作指令パルスとに分離するデコーダと、前記デコーダ
   からの機器動作指令パルスに遅延を与える複数個のパル
   ス遅延装置とを備え、前記パルス遅延装置を介して機器
   動作指令パルスに遅延を与えて、複数機器のタイミング
   制御を行なうことを特徴とする加速器制御装置。
2. （２）パルス遅延装置は、ディジタルカウンタ或いはデ
   ィジタルカウンタとアナログ遅延装置からなることを特
   徴とする請求項１項記載の加速器制御装置。
3. （３）パルス遅延装置へ出力するクロック信号は、マス
   タオシレータから出力されるクロック信号及び当該クロ
   ック信号を分周したクロック信号とすると共に、前記各
   信号に同期した計数動作を行ない、各機器動作指令パル
   スに遅延を与えることを特徴とする請求項１項記載の加
   速器制御装置。
4. （４）メモリモジュール装置に対しては、マスタオシレ
   ータから出力されるクロック信号を分周して入力するこ
   とを特徴とする請求項１項記載の加速器制御装置。