JPS6336316A

JPS6336316A - 電源制御装置

Info

Publication number: JPS6336316A
Application number: JP17963186A
Authority: JP
Inventors: Naohisa Tsuzuki; 直久都築
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1986-07-30
Filing date: 1986-07-30
Publication date: 1988-02-17

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的１（産業上の利用分野）本発明は電源制御装置、特にシンクロトロン加速器の磁
場コイルに対して使用する電源制御装置に関するもので
ある。

（従来の技術）シンクロトロン加速器は、内部が高真空状態となってい
る円環状の管（真空容器）の内部で、円１塁方向に電子
やイオン等の荷電粒子を周回させながら加速し、高エネ
ルギーの荷電粒子を得るための装置であり、真空容器の
外側には、荷電粒子の軌道を曲げるためのベンディング
マグネットを始めとする数種類の磁場コイルが配置され
ている。

そして、これらの磁場コイルは、夫々独立の電源装置よ
り゛電流が供給されている。

この種の従来の電源装置を第４図を用いて説明する。先
ず、計算機１よりデータ伝送装置２を介して複数の電流
基準発生器３１．３２・・・の各々に対して、電源装置
４１．４２・・・が磁場コイル５１．５２・・・に供給
すべき電流のパターンを電流基準値データとして伝送し
ておき、通電開始の時点で、計ｅ’）１１から信号入出
力装置６を介してクロックジェネレータ７に対してクロ
ック信号出力開始の信号を出力し、このクロック信号が
電流基準発生器３１．３２・・・に与えられる。このタ
ロツク信号に同期して、電流基準発生器３１．３２・・
・は電源装置４１．４２・・・に対して電流基準信号の
出力開始及び出力値の変更を行なうようにしている。

そして、この種の装置では、磁場コイル５１．５２・・
・の電流１１、Ｉ２・・・は、電流値がＯから定格値ま
で立上る過程が全て揃い、時間的なずれや歪みを生じな
いことが要求される。

（発明が解決しようとする問題点）しかしながら、各々の磁場コイルは、形状や特性が異な
り、かつ電源装置４１．４２・・・も特性が夫々異なる
ことが普通であるため、全ての電源装置４１．４２・・
・に対して同時に電流基準値の出力を開始したのでは、
各々の磁場コイル５１．５２・・・の電流は、第５図の
１１、Ｉ２に示すように、互いに時間的なずれを生ずる
ことが避けられない。

そのため、従来、各ｉａ磁場コイル１．５２・・・の電
流立上り時の時間遅れを予め測定しておき、全ての電流
値が同時に立上るように電流基準値の出力開始の時刻を
ずらせた形式で、電流基準値データが電流基準発生器３
１．３２に書込まれていた。この場合、各磁場コイル電
流■１、Ｉ２・・・の相互の時間的精度は、クロック信
号ＣＬの１周期以下とすることは不可能である。

そこで、時間的精度を上げようとすれば、クロック周期
は、要求される時間的精度以上に十分短くしなければな
らない。又、そのためには、クロック信号ＣＬめ電流基
準発生器３１．３２・・・のメモリ容量を大きくしなけ
れば、要求される時間幅の電流基準信号Ｒ＋　、Ｒ２・
・・を冑ることができない。

本発明は上記した状況に鑑みてなされたものであり、電
流基準発生器のメモリ容量を増加させることなく、十分
な精度で電流値を立上げることの可能な電源制御装置を
提供することを目的としている。

［発明の構成］（問題点を解決するための手段）電流基準発生器には、その前段に遅延回路を設けてクロ
ック信号を与えるようにし、電源装置に対して出力電流
の基準値となる信号を出力するよう構成した。

（作用）従って、クロック信号が遅延回路を通過することによっ
て生ずる調整可能な遅れと、この遅れたクロックを受け
て発生する電流基準値としての遅れとが生ずる。このう
ちで遅延回路を調整することにより、結果としての磁場
コイル電流の立上りのずれをなくすことが出来る。

（実施例）以下図面を参照して実施例を説明する。

第１図は、本発明による電源制御装置の一実施例の構成
図である。第１図において、第４図と同一部分について
は同一符号を付している。

８１〜８ｎは遅延回路であり、各電流基準発生器３１〜
３０に対応して、その前段に設けられる。そして、この
遅延回路に設定する各遅延時間は、予め計算されている
。

叩ら、この遅延時間は、各電源装置４１．４２・・・を
介して対応する各磁場コイル５１．５２・・・に対して
通電する場合に、各磁場コイル毎の電流立上げ時の時間
的なずれが揃うよう（時間的なずれがなくなるよう）、
予め計算されて決められている。そして、計算機１より
データ伝送装置２を介して電流！ＳＱ発生器３１．３２
・・・に、電流基準データを宙込むと共に、信号入出力
装置６を介して遅延回路８１．８２・・・に、各々の遅
延時間を設定しておく。

第２図は電流基準発生器の構成胸回である。

３０１はデータ読出し回路で対応する遅延回路からクロ
ック信号ＣＬを受ける。そしてデータ読出し回路３０１
は、クロック信ＳＣＬを受けるとメモリ３０２より、先
頭番地から順次１６ｂｉｔのデータ（電流基準データ）
を読出し、これをデコード回路３０３に渡す。デコード
回路３０３は、このデータを出力形式に変換して出力ボ
ートに出力する。通常、この出力値は塩７Ｍ値をディジ
タル値で表わしたものである。

なお、予め計算機１よりデータ伝送装置２を介して送ら
れるデータをメモリ３０２に書込んでおくために、デー
タ書込み回路３０４が使用される。

上述したように、電流基準発生器３１．３２・・・の出
力はディジタル値であるため、電源装置４１．４２・・
・の内部に組込まれているディジタル・アナログ変換器
（Ｄ／Ａコンバータ）によってアナログ１直に変換され
る。

そして、電源装置４１．４２・・・が本実施例のように
、高精度の電流制御を要求されるものの場合、パワート
ランジスタを使用した電力制御可能な直流電源装置が採
用される。

又、遅延回路８１．８２・・・はデイレーライン等を使
用して構成され、かつ外部からの設定信号によって遅延
時間の設定をクロック信号の周期と無関係に設定可能と
なっている。

第３図は、第１図に示す本発明の実施例の作用を示すタ
イムチャートである。先ず、計算機１より信号入出力装
置６を介してクロック信号開始信号Ｓが出力されると、
クロックジェネレータ７からクロック信号ＣＬの出力を
開始する。そして、このクロック信号ＣＬ　ｈ＜　ｎ延
回路８１を通過することにより、ｔ　ａｌ＜ｚる時間遅
れを生じたクロック信号ＣＬ＋　を１ユる。同様に遅延
回路８２を通過したクロック信号は、ｔ　ｄ２なる時間
遅れを生じたクロック信号ＣＬ２を得る。

電流Ｖ！準発生器３１．３２・・・は、これらの各クロ
ック信号ＣＬ＋　、Ｃ１０を受けて、夫々電流基準値Ｒ
１、Ｒ２・・・の出力を開始する。通常Ｒ＋　、Ｒ２は
直線的に変化させ、これにより磁場コイル５１．５２に
流れる各磁場コイル電流１１、Ｉ２は、前記した電流基
準値Ｒ１、Ｒ２の階段状波形の平均値から夫々ｔ　工１
、ｔ　Ｉ２なる時間遅れをちって変化する。

ここで、各時間遅れｔ　ｄｌ、ｔ　ｄ２は互いに独立に
設定することができ、ｔ　ｄｉ　＋　ｔ　１１二ｔ　ｄ２　＋　ｔ　Ｉ２　　
　　　・・・（１）を満すように、前記ｔ　ｄｌ、ｔ　
ｄ２を決めることが出来る。従って、Ｉ＋　、［２は立
上りの過程で、相対的に時間のずれを生じないようにす
ることが出来る。

上記実施例によれば、遅延回路８１．８２を介して電流
基準発生器にクロック信号を導入して、出力のタイミン
グ調整をしているため、各１ｉｔ１３ＩＡコイル５１．
５２・・・の電流は、電源装置４１．４２・・・や磁場
コイル５１．５２・・・の特性が異なっても、時間的な
ずれを生じないよう立上げることが可能である。

又、クロック信号の周期を短くする必要がないため、電
流基準発生器３１．３２・・・のメモリ容量の増加を回
避することが可能となる。

上記実施例では電流基準発生器のメモリの出力データは
、１６ｂｉｔ構成としているが、このｂｉｔ数に限定さ
れるものではない。

又、メモリ内容が出力データ以外のデータ、例えばパリ
ティ−ビットや電流基準信号以外の出力データを占込ん
で使用しても良い。

更に、本実施例では電流基準信号Ｒ＋　、Ｒｚ・・・は
、ディジタル値として説明したが、電流基ｔ！Ａ発生器
３１．３２・・・の内部にディジタル・アナログ変換器
を備え、アナログ信号に変換して出力しても良い。

［発明の効宋コ以上説明した如く、本発明によれば遅延回路を介して各
電流基準発生器の出力を制御すると共に、外部から遅延
時間を可変設定できるように構成したので、電流基準発
生器のメモリ容量を増加させることなく、高精度のタイ
ミング調整の可能な加速器の電源制御装置を提供できる
。

【図面の簡単な説明】

第１図は本発明による電源制御装置の一実施例の構成図
、第２図は電流基準発生器の構成胸回、第３図は第１図
に示す実施例の作用を示すタイムチャート、第４図は従
来の電源制御装置の構成胸回、第５図は従来の電源制御
１１装置の作用を示すタイムチャートである。１・・・計Ｃ１ｆｌ　　　　　　　　２・・・データ伝
送装置６・・・信号入出力装置７・・・クロツクジエネレータ３１．３２・・・電流基準発生器　４１．４２・・・電
源装置５１．５２・・・磁場コイル　　　８１．８２・
・・遅延回路３０１・・・データ読出し回路　３０２・
・・メモリ３０３・・・デコード回路３０４・・・データ書込み回路

Claims

【特許請求の範囲】

加速器の複数の磁場コイルの夫々に電流を供給する電源
装置と、前記電源装置の出力電流の基準値となる信号を
出力する電流基準発生器と、前記各電流基準発生器に対
して共通のクロック信号を出力するクロックジェネレー
タと、前記各電流基準発生器に対して予め電流基準値デ
ータを出力し、かつ前記クロックジェネレータにクロッ
ク出力開始信号を出力する計算機とからなり、計算機か
らのクロック出力開始信号を契機として前記各磁場コイ
ルに対して通電を行なう電源制御装置において、前記各
電流基準発生器には、その前段に設けた遅延回路を介し
てクロック信号を出力することにより、電流基準発生器
からの出力周期を規定することを特徴とする電源制御装
置。