JP2557485B2 - 加速器制御装置 - Google Patents

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は加速器制御装置、特に粒子加速器の動作タイ
ミングを制御する加速器制御装置に関する。

（従来の技術） 粒子加速器を構成する各機器は、粒子の運動に対して
微妙なタイミングで制御して動作させる必要がある。

一般に加速器に使用する粒子が電子の場合、その移動
速度は電子の持つ運動エネルギーの大きさ如何に拘ら
ず、ほゞ光速になることは良く知られている。そして、
エネルギーの低い状態の電子ビームを加速器に入射する
場合、或いは加速してエネルギーの高い状態にある電子
ビームを加速器から出射する場合を考えると、電子ビー
ムを入射する時はインフレクタ、入射パータベイタなど
の機器を、光速で移動する電子の動きを合わせて機器同
士タイミングをとりながら動作させなければならず、
又、出射する時は出射パータベイタ、キッカ、デフレク
タなどの機器を、入射の場合と同様に機器同士タイミン
グをとりながら動作させなければならない。

この場合、機器同士の動作タイミングの時間的なずれ
は、通常数ns〜計十ns程度が要求される。

ビームの入射動作或いは出射動作を開始させる条件と
なるものは、粒子の持つ運動エネルギーの大きさである
が、粒子の運動エネルギーを直接測定する代りに、粒子
の運動エネルギーと１対１の対応関係にある偏向電磁石
の磁場を測定するのが一般的である。

従来の方法は偏向電磁石の磁場の大きさを測定し、そ
の値が入射指定値或いは出射指定値を越えた場合に、入
射或いは出射指令を出すようにしている。

第６図は従来手法を説明するためのブロック図であ
る。第６図において、101は磁場測定用のセンサで、通
常は素子の温度依存性及び線形性という観点からサーチ
コイルを使用する。この場合、センサ出力電圧は、磁場
の時間変化率と１対１に対応しているため、磁場の大き
さを知るためには、センサ出力を時間で積分しなければ
ならない。

そこで図に示されるように、入力電圧の大きさを正弦
波の周波数に置換え、出力を方形波とするV/F変換器102
と、このV/F変換器から出力された方形波のパルスを計
数するカウンタ103とでセンサ出力を積分している。

このカウンタで計数された値は、センサ101の置かれ
た場所の磁場の大きさに比例する。このカウンタの計数
値がある値（設定値104）に達した時に、パルス出力を
行なう装置が比較器105である。比較器から出力された
パルスは、入射動作指令或いは出射動作指令となり、遅
延装置106を経て入射機器或いは出射機器に送られる。

なお、V/F変換器とカウンタによる積分機能は、アナ
ログ演算による方法もある。

（発明が解決しようとする課題） 上記した従来方式の場合、磁場センサをビーム平衡軌
道の近傍に配置しなければならず、ビームの衝突による
センサの劣化或いは故障の危険性がある。

そして、万一センサが故障した場合は、真空を破って
センサの効果を行なう必要性も出てくる。

以上の不具合をなくすための手段として、複数台直列
に接続された偏向電磁石に加えて特性の全く同じ電磁石
を１台余分に直列接続して磁場測定用とする方法もある
が、この場合は余分に１台電磁石が必要であると同時
に、電源の容量もより大きいものが必要になってしま
い、必ずしも好ましい方法とは言えない。

又、センサの出力はV/F変換器、カウンタを通して積
分されるため、夫々の機器の有する特性、精度、周波数
特性（応答性）などを正確に評価しておかないと、積分
して得られた結果に対する信頼性、精度を把握すること
が出来ない。又、センサの位置及び配置のずれは、測定
結果に対して大きな誤差を与える可能性がある。

ここで偏向電磁石等をサンプル値によるプレプログラ
ム方式にて制御する場合を考えると、偏向電磁石の制御
基準値が事前にわかるため、偏向電磁石電源の出力特性
及び偏向電磁石の電流対磁場の関係が把握できれば、制
御基準値に対して発生する磁場の大ききさを計算でき
る。

従って、この場合、第６図に示すように、磁場を測定
して再び入出射制御系の動作指令を与えるようなことを
せずに、従来からあるプレプログラム方式を拡大して、
制御基準値と機器動作指令とを出力できるようにし、入
出射系に対して直接動作指令を与えることは可能であ
る。

本発明は上記事情に鑑みてなされたものであり、偏向
電磁石磁場を直接測定せずに機器動作指令を与えること
の可能な加速気制御装置を提供することを目的としてい
る。

［発明の構成］ （課題を解決するための手段） 上記目的を達成するための構成を第１図を用いて説明
すると、本発明はクロック信号を発生するマスタオシレ
ータと、被制御機器に対する制御基準値と機器動作指令
のためのパルス出力指定データが記憶されたメモリモジ
ュール装置２と、このメモリモジュール装置から読出さ
れたデータを判読し、これから制御基準値とパルス出力
指定データとを分離するデコーダ３と、パルス出力指定
データに遅延を与える遅延装置４とから構成した。

（作用） マスタオシレータ１からのクロック信号は、メモリモ
ジュール装置２に入力される。メモリモジュール装置の
構造は第２図に示されるように、偏向電磁石等の制御基
準値がディジタル値として記憶されると同時に、機器動
作指令のためのデータ（パルス出力指定データ）も記憶
されている。

そして、一つの制御基準値データ６と一つのパルス出
力指定データ９とが組合わさった構成をとり、これが１
ワードのメモリモジュールデータとしている。

そこで、マスタオシレータ１から入力したクロック信
号によって、第２図に示すメモリモジュールデータを１
ワードずつ読出す。読出されたデータはデコーダ３に入
力され、ここで制御基準値データ６とパルス出力指定デ
ータ９とに分離される。

この際、デコーダ内ではパルス出力指定データの内容
を読取り、これがパルス出力を指定するコードである場
合には、パルス出力（マスタパルス７）を行なう。この
パルスは、遅延装置４を介して必要な遅延が与えられて
後、所定の機器に送られる。

（実施例） 以下図面を参照して実施例を説明する。

第３図は本発明による加速器制御装置の一実施例のブ
ロック図である。第１図と同一部分については、同一符
号を付している。

10は水晶発振器で、50MHzのクロック信号12を発生し
ている。50MHzのクロック信号12は分周器11にて分周さ
れ、動作信号15と共に、ANDゲート14を介してメモリモ
ジュール装置２へ入力されると同時に、遅延装置４にも
入力される。

本実施例の場合、メモリモジュール装置２に対して
は、10KHzのクロック信号16が供給され、遅延装置４へ
は50MHz又は50KHzのクロック信号12、13が供給される。

メモリモジュール装置２の出力５はデコーダ３へ入力
し、ここで制御基準値データ６とパルス出力指定データ
９とに分離する。分離されたパルス出力指定データ９に
よって作成されたマスタパルス７は、遅延装置４によっ
て遅延を与えられ、機器動作遅延パルス８として加速器
を構成する各機器へ送られる。

又、第２図に示されるメモリモジュール装置のメモリ
モジュールデータ中の制御基準値は、16ビット、パルス
出力指定は７ビット、パリティチエックは１ビットと言
う構成をとっている。

デコーダ３はメモリモジュール装置２の出力を得て制
御基準値データ６とパルス出力指定データ９とを単に分
離するだけの機能ではなく、分離した後のパルス出力指
定データの内容を解読し、その内容がマスタパルス７を
出力する旨のものであれば、所定のチャネルに対してパ
ルス出力を行なう。

本実施例の場合、マスタパルス７のチャネル数は、メ
モリモジュール装置とデコーダ１組に対して５チャネル
用意されている。

更に、パルス出力指定データは前記した通り７ビット
の２進数にて、出力すべきチャネル番号が書込まれてい
る。

次に作用について説明する。

先ず、動作信号15がONである時は、分周器11からの10
KHzのクロック信号16がメモリモジュール装置２へ加え
られる。メモリモジュール装置２にクロックパルスが入
力すると、これにより予め記憶されているメモリモジュ
ールデータを１ワード読出す。更に、クロックパルスが
入力すると、次のアドレスのデータを読出す。

このようにクロックパルスが入力する度に、上記の読
出し処理がアドレス順（第２図の矢印方向）に行なわれ
る。読出されたメモリモジュール出力データ５は、デコ
ーダ３に入力される。

デコーダ３の処理内容は第４図に示される。先ず、ス
テップ41にてメモリモジュール出力データのパリティチ
エックをし、ステップ42にてパリティエラーがなければ
ステップ43へ移って制御基準値とパルス出力指定のデー
タを分離する。

ステップ44では、パルス出力指定データの内容を読取
り、ステップ45にてチャネル番号を確認する。チャネル
番号が所定（１〜５）のものであれば、ステップ46へ移
って指定チャネルにパルスを出力し、同時に制御基準値
も出力して終了する。

ステップ45にてチャネル番号が所定（１〜５）のもの
でなければ、ステップ47へ移って制御基準値だけを出力
する。又、ステップ42においてエラーであれば、ステッ
プ48へ移ってエラー処理を行なう。

デコーダ３から出力されたマスタパルス７は遅延装置
４へ入力されるが、マスタパルス出力１チャネルに対し
て複数の遅延装置が接続され、これらの遅延装置を通過
することにより、予め設定された遅延量を与えられ、機
器動作パルスとして所定の機器に分配される。

第５図は遅延装置の構成例図であり、第５図（ａ）は
減算カウンタを用いた例であり、第５図（ｂ）は減算カ
ウンタとアナログ遅延装置を用いた例である。

第５図（ａ）の場合、減算カウンタ51にはクロック信
号入力端子53にクロック信号が入力されている。この状
態でパルス入力端子54にマスタパルスが入力されると、
減算処理が開始される。この減算処理によりカウンタの
内容が０になった時にパルスが出力される。

即ち、マスタパルスはクロック信号によって減算処理
を行なっている時間だけ遅延が与えられたことになる。
減算カウンタで与えることのできる遅延の大きさはクロ
ック周期の整数倍であるが、更に細かい遅延設定を必要
とする場合は、減算カウンタ51の後にアナログ遅延装置
52を接続して遅延量の精度を高くしている。第５図
（ｂ）がこの構成例である。

上記した第３図において、水晶発振器10からのクロッ
ク信号を50MHzと50KHzとに分けて、夫々異なるグループ
の遅延装置に導入するようにしているが、これは必要度
に応じて使い分けるようにしたためである。

即ち、精度の高い遅延設定を必要とする機器に対して
は、水晶発振器から出力された50MHzのクロック信号で
動作する減算カウンタを使用して20nsの整数倍の遅延設
定を可能とし、更に細かい遅延が必要な場合は、1nsの
整数倍の遅延設定が可能なアナログ遅延装置を接続して
精度の高い遅延を与えるようにしている。

又、高い遅延精度を必要としない機器に対しては、50
MHzのクロック信号を分周器にて50KHzのクロック信号に
分周し、そのクロック信号で減算カウンタを動作させて
いる。この場合は、20μｓの整数倍の遅延設定が可能で
ある。

なお、減算カウンタ、アナログ遅延装置共に遅延量の
大きさは可変であるため、50MHzの減算カウンタと、ア
ナログ遅延装置の組合せでは1ns単位の遅延設定が可能
であり、又、50MHzの減算カウンタのみの場合は、20ns
単位の遅延設定が可能であり、50KHzの減算カウンタの
みの場合は、20μｓ単位の遅延設定が可能である。

上記実施例では、メモリモジュールデータの読出しに
使用するクロック信号は10KHzとしたため、100μｓ毎に
データを読出すことができる。

そして、メモリモジュールデータのパルス出力指定欄
のデータ設定は自由にできるため、100μｓ単位でマス
タパルスの指定をすることができる。

更に、50KHzで動作する減算カウンタでは、20μｓ単
位で最大100μｓ以上の遅延設定が可能であるため、パ
ルス出力指定と減算カウンタのカウンタ設定を組合せ
て、メモリモジュールが動作し始めてから動作し終える
迄の間（実施例では最大16秒）、所要のタイミングで20
μｓの精度の機器動作パルスを出力することができる。

又、50MHzで動作する減算カウンタでは、20ns単位で
最大100μｓ以上の遅延設定が可能なため、パルス出力
指定と減算カウンタのカウンタ設定を組合わせて、メモ
リモジュールが動作し始めてから動作し終える迄の間の
うち、所要のタイミングで20nsの精度の機器動作パルス
を出力することができる。

50MHzで動作する減算カウンタにアナログ遅延装置を
組合せた場合は、アナログ遅延装置が1ns単位で最大20n
s以上の遅延設定が可能であるため、所要のタイミング
で1nsの精度の機器動作パルスを出力することができ
る。

又、メモリモジュール装置を動作させるクロック信号
と減算カウンタを動作させるクロック信号とは、いずれ
も水晶発振器から出力された50MHzそのもの、又は分周
したものを使用しているため、個々の機器の動作に要す
る時間にバラツキがなければ、再現性の高い機器動作パ
ルスが得られる。

第５図では遅延装置としてデイジタルカウンタのみの
場合、及びデイジタルカウンタとアナログ遅延装置とを
組合せる場合について説明したが、遅延装置としてアナ
ログ遅延装置だけでデイジタルカウンタを使用しない場
合も考えられる。

又、遅延装置としてデイジタルカウンタを使用した場
合、カウンタを動作させるクロック信号として水晶発振
器の出力を分周せずに使う場合と、分周して使う場合の
両方が考えられ、いずれか一方のみでも可能である。

又、分周率の異なるクロック信号を複数作り、要求さ
れる遅延精度に応じてクロック信号を使い分ける場合も
考えられる。

又、上記実施例ではメモリモジュールデータを制御基
準値とパルス出力指定とに分け、１ワード中の各データ
構成のビット数を特定して説明したが、この特性はそれ
ほど意味を有さない。

従って、必要に応じて自由に決めてもよい。又、制御
基準値が全く存在しない場合も考えられる。

又、上記実施例ではパルス出力指定のデータ記述方法
として、パルス出力を行なうチャネルの番号を２進数で
記述したが、パルス出力チャネルとパルス出力指定部分
のビットを１対１に対応させる方式も可能である。

前者の方法では、１回で１チャネル分しかパルス出力
ができないが、後者の方法では複数チャネル同時にパル
ス出力を行なうことができる。

［発明の効果］ 以上説明した如く、本発明によればメモリモジュール
装置に制御基準値及び機器動作指令のデータを記憶して
おき、クロックパルスに同期して出力されるマスタパル
スを基準にしてタイミング制御するように構成したの
で、以下に示す効果を奏する。

偏向電磁石磁場を直接測定することなく機器動作指令
を与えることが可能となるため、磁場測定系が不要であ
り、かつ磁場測定系のもつ誤差、及び周波数特性（応答
性）の影響を受けない。

上記に伴ない、余分な測定用電磁石が不要であると同
時に、磁場測定のためのセンサをビーム衝突の危険にさ
らすことがなくなる。

ビーム平衡軌道及び入出射機器動作に対する最適パラ
メータを調べるためのマシンスタディー時などにおい
て、ビームの平衡軌道からのずれによるセンサの故障が
ないために、円滑なオペレーションが期待できる。

【図面の簡単な説明】

第１図は本発明の構成図、第２図はメモリモジュールデ
ータの構成及びそのデータの流れ説明図、第３図は実施
例の構成図、第４図はデコーダの処理内容を示すフロー
チャート、第５図は遅延装置の構成例図、第６図は従来
装置の構成図である。 １……マスタオシレータ ２……メモリモジュール装置 ３……デコーダ、４……遅延装置 ５……メモリモジュール出力データ ６……制御基準値データ、７……マスタパルス ８……機器動作遅延パルス ９……パルス出力指定データ

フロントページの続き (72)発明者 松富 章吉 東京都府中市東芝町１ 株式会社東芝府 中工場内 (72)発明者 豊田 栄次 東京都府中市東芝町１ 株式会社東芝府 中工場内 (56)参考文献 特開 昭63−36316（ＪＰ，Ａ)

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】クロック信号を発生するマスタオシレータ
   と、前記マスタオシレータのクロック信号に同期して順
   次読出される被制御装置の制御基準値のそれぞれに対応
   して機器動作指令のパルス出力指定データを記憶できる
   構成とし、所定の制御基準値に対応させたパルス出力指
   定データを記憶するメモリモジュール装置と、前記メモ
   リモジュール装置から順次読出されたデータを制御基準
   値とパルス出力指定データとに分離し、パルス出力指定
   データが設定されているとき当該パルス出力指定データ
   に従い指定の機器に機器動作指令パルスを出力するデコ
   ーダと、前記デコーダからの機器動作指令パルスに遅延
   を与える複数の遅延装置とを備え、前記複数の遅延装置
   を介して遅延させた機器動作指令パルスを複数の機器に
   与えて、複数の機器のタイミング制御を行なうことを特
   徴とする加速器制御装置。
2. 【請求項２】パルス遅延装置は、デイジタルカウンタ或
   いはデイジタルカウンタとアナログ遅延装置からなるこ
   とを特徴とする請求項１項記載の加速器制御装置。
3. 【請求項３】パルス遅延装置へ出力するクロック信号
   は、マスタオシレータから出力されるクロック信号及び
   当該クロック信号を分周したクロック信号とすると共
   に、前記各信号に同期した計数動作を行ない、各機器動
   作指令パルスに遅延を与えることを特徴とする請求項１
   項記載の加速器制御装置。
4. 【請求項４】メモリモジュール装置に対しては、マスタ
   オシレータから出力されるクロック信号を分周して入力
   することを特徴とする請求項１項記載の加速器制御装
   置。