JPH0245985A - 光回路素子の放熱性塔載基板および実装法 - Google Patents

光回路素子の放熱性塔載基板および実装法

Info

Publication number
JPH0245985A
JPH0245985A JP19613088A JP19613088A JPH0245985A JP H0245985 A JPH0245985 A JP H0245985A JP 19613088 A JP19613088 A JP 19613088A JP 19613088 A JP19613088 A JP 19613088A JP H0245985 A JPH0245985 A JP H0245985A
Authority
JP
Japan
Prior art keywords
substrate
optical
mounting
heat
optical circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19613088A
Other languages
English (en)
Inventor
Shinji Nagaoka
長岡 新二
Norio Nishi
功雄 西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP19613088A priority Critical patent/JPH0245985A/ja
Publication of JPH0245985A publication Critical patent/JPH0245985A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Semiconductor Lasers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (1)発明の目的 [産業上の利用分野] 本発明は、レーザダイオード等の光半導体素子や光集積
回路素子を高い位置精度で搭載しjqる放熱性搭載基板
および実装法に関するらのである。
[従来の技術ル レーザダイオード等の光半導体素子や光集積回路素子を
放熱性基板へ搭載実装する際の従来技術の例を第8図に
示す。同図において、放熱性基板よりも充分に大きい面
積を右する発熱体1上へ放熱性基板2を配置し、この発
熱体1を加熱してAIJ−3n共品合金箸の接合用螺材
3を溶融し、この溶融状態の接合用螺材3部へ真空チャ
ック4で把持された光回路素子5を配置して接合が行わ
れる。
[発明が解決しようとする問題点] この従来接合法では放熱性基板2全体を接合用螺材3の
融点以上に加熱するため、放熱性基板2の熱膨張によっ
て冷却後光回路素子5が所定の搭載位置より大きくずれ
る。なお同図中6は発熱体1への給電用電極である。
特に第9図に示すように光ファイバ7がすでに額縁状枠
壁部8aの正面中央に貫着固定されたセラミック材のよ
うな食散熱性のパッケージ基板8(長岡能「ファイバシ
ール形DIP−LDモジュール」2昭和60年度電子通
信学会半導体・材料部門全国大会、No、 356、長
岡「光半導体素子気密パッケージ」特願昭59−343
93号)へ、従来の搭載技術により放熱性基板2に搭載
されたレーザダイオードチップ等の光回路素子5をその
光軸ど光ファイバ7の光軸を整合させた状態で搭載実装
する際には、加熱後の光回路素子5の位置ずれによって
両者の光軸が大きくずれ、光結合特性の著しい劣化を沼
く。さらに、パッケージ基板8内に発光・受光素子や導
波路型のパッシブな光回路等を複数搭載してハイブリッ
ド型集積回路を構成する詩には従来の技術では各素子を
順次搭載する際に既に実装固定した素子の接合部の接合
用螺材3が再度溶融して位置ヂれを生じ、各結合部で大
きな光軸ずれが生じて素子の実装が不可能となる。これ
を防ぐためには異なる融点を持つ接合用螺材3の使用が
考えられるが、通常先回路素r5の固定に使用されル1
キ合用蝋材3はAu−3i(2%)、△u−G e(1
2%)、Al1−3n(2n%)の共晶合金材で種類に
制限があり、それぞれの共晶点らそれぞれ370℃、3
56℃、280°Cと接近しているため接合作業が極め
て困難となる欠点を右する。
本発明は従来の光半導体素子等の光回路素子を放熱性基
板へ搭載実装する際に生ずる光回路素子の位置ずれの問
題を解決し、良好な光結合特性を持たらす光回路素子の
放熱性搭載基板および実装法を提供せ/vどするもので
ある。
(2)発明の構成 [問題点を解決するための手段] 本発明は、放熱性基板の中間内層または光回路搭・桟表
面と反対側の基板裏面の光回路素子搭載部接合用螺材対
応直下に所定の寸法の加熱用抵抗膜をパターン形成し、
当該加熱用抵抗膜の両端に連続形成した給電用電極膜の
それぞれ一端を外部給電用リードと接触通電自在に前記
放熱性基板の外側面に露出して、光半導体素子や光集積
回路素子等の光回路素子を当該放熱性基板に搭載実装す
るに当り、前記加熱用抵抗膜への通電ににり前記光回路
素子搭載部分を局所的に集中加熱して該当する前記接合
用金属蝋材を溶融して光回路素子を高い位置精度で搭載
実装することを最大の特徴とするしのである1、即ち外
部の加熱体により放熱性基板全体を加熱する従来の搭載
実装に対し、放熱性基板自体に形成した発熱用抵抗膜に
よる局所的集中加熱手段を有し、加熱前後の光回路素子
の(Q置ずれを抑制した点に特徴がある。
[実 施 例1] 本発明の第1実施例を第1図乃至第2図についた説明す
る。
第1図は本発明の放熱性搭載基板とそれを用いた光半導
体素子の搭載実装法を示す第9図TI線視相当部分の断
面図、第2図は第1図■■線視断面図である。
同図中10はレーデ−ダイオード等の光半導体素子、×
はその光軸、11は光半導体素子10搭載用放熱性基板
、12はセラミック材等で構成された食散熱性の枡形パ
ッケージ基板、13はパッケージ基板12の額縁状枠壁
部12a正而中央にVIM固定された光フフイバ、Yは
その光軸、14はパッケージ基板12の基板部12b表
面12cに形成された接合用電極、15は接合用螺材、
16は光回路素子把持用の真空ヂャック、17はパッケ
ージ基板12の球根部12b内層に細線パターン形成さ
れた加熱用抵抗膜、17a、17bは加熱用抵抗膜17
両端に連続形成した給電用電極膜、18は加熱用抵抗膜
17ならびに光半導体素子10への給電用リードである
加熱用抵抗膜17は、例えばペースト状のりングステン
やモリブデン・マンガンをグリーンシート状のセラミッ
ク部材表面へスクリーン印刷し、下層となるグリーンシ
ート状セラミック部材と加圧焼結することによって一体
成形したセラミックパッケージ基板12の基板部12b
内層に形成することが出来る。
給電用リード18に接続する両側給電用電極膜17a、
17bを介し加熱用抵抗膜17へ通電して基根部12b
の光半導体素子10搭載部分を局所的に集中加熱し、該
当する接合用螺材15を溶融させ、溶融状態の接合用螺
材15部分へ光半導体素子10を搭載実装する発熱性基
板11を配置するとと、もに光ファイバ13との光軸X
、Y調整を行った後に通電を止めて冷却する。局所集中
加熱により光半導体素子10を搭載実装する発熱性基板
11の熱膨張を抑制出来、接合歪の光半導体素子10の
位置ずれを防ぐことが可能である。なお、レーザダイオ
ード等のアクティブな光半導体素子10と光ファイバ1
3との光軸X、Y整合は光半導体素子10を発光させ光
ファイバ13からの出力光をモニターしながら行うが、
本発明による実装法では接合時に光軸X、Y調整を行う
ため、高温状態にある光半導体素子10へ通電して発光
させると素子の劣化を招く。このため、レーザダイオー
ド等のアクティブな光半導体素子10を受光器として用
い、光ファイバ13から光半導体素子10へ光信号を入
射させ、これにより光半導体素子10が発生する電圧を
モニターして光軸X。
Y整合を行う。
[適 用 例] ここで本発明の第1実施例による光回路素子の放熱性搭
載基板を用いた実装法をハイブリッド光集積回路に適用
した例を第3図乃至第5図について説明する。
第3図はハイブリッド光集積回路の全体構造を示す斜視
図であり、放熱性基板11に搭載実装されたレーザダイ
オード等の半導体発光素子10′、ブロック19に搭載
実装された受光素子20.3i等の基板21上に形成さ
れた導波路22.23から構成されるパッシブな光回路
素子24の各素子が光ファイバ13を予め額縁状枠壁部
12a正面中央にEmW固定したパッケージ基板12に
集積化された構造となっている。
なJ3光ファイバ13はフェルール25に量適固定され
ており、パッケージ基板12の作製段階においてフェル
ール25をパッケージ基板12の領縁状枠壁部12aの
正面中央位置に貫嵌固定する。これらの貫首固定には低
融点ガラス材やAIJ −3n共品合金材、または銀蝋
材を用いる。
導波路型光回路素子24は方向性結合器型の合分波回路
の例であり、発光・受光素子を組み込むことによってハ
イブリッド集積型の二波長双方向伝送用波長多重送受信
モジュールを構成出来る。
第4図は第3図IV−TV線視断面図を示しており、第
1図の実施例と同様にパッケージ基板12の基板部12
b内に、各素fを搭載実装する際のII合用蝋材15を
溶融するための加熱用抵抗膜17がそれぞれの素子搭載
部分直下に独立に形成されている。第5図はこの加熱用
抵抗膜17のパターンを示しており、17′は基板21
に搭載実装した導波路型光回路素子24に、17″は放
熱性基板11に搭載実装した半導体発光素子10’ に
、17”’はブロック19に搭載実装した受光素子20
にそれぞれ対応該当してそれぞれ基板21、放熱性基板
11、ブロック19を実装固定する際に用いる加熱用抵
抗膜である。17a〜17dは各独立した加熱用抵抗膜
17′〜17”’への給電用電極膜であってそのパター
ンを示しており、これら給電用電極膜17a〜17dは
外部給電用リード18群に接続されている。今、給電用
電極膜17aと17C間へ給電し、該当する加熱用抵抗
膜17′を加熱すると導波路型光回路素子24の基板2
1搭載部分のみ局所的に集中加熱する事が出来、該光回
路索子24と光ファイバ13との良好な光軸整合を保っ
た状態で光回路索子24をパッケージ基板12の基板部
12b表面12cへ基板21を介して搭載実装する事が
出来る。光回路素子24の搭載後に加熱用抵抗膜17″
を加熱して半導体発光素子10’ の放熱性基板11搭
載部のみを局所的に集中加熱し半導体発光素子10’を
放熱性基板11を介し基板部12b表面12c上に搭載
実装した後に、同様にして加熱用抵抗収載17″’を加
熱して受光素子20のブロック19搭叔部のみを局所的
に集中加熱して受光素子20をブロック1つを介して基
板部12b表面12C上に搭載実装しハイブリッド光集
積回路が完成する。これら複数の素子搭載時には該加熱
用抵抗膜17′〜17″’のパターンへ独立に給電して
各素子10’ 、20.24をそれぞれ搭載実装した基
板11.21やブロック1つの搭!領域のみの基板部1
2b表面12cを局所的に集中加熱するため、同じ融点
を持つ一種類の接合用螺材15を用いても、既に実装し
た各素子10’ 、20.24の基板11.21やブロ
ック19の接合用螺材15の再溶融を生じることなく高
精度に各素子10′20.24を基板11.21やブロ
ック1つを介してパッケージ基板12の基板部12b表
面12c上に搭載実装出来る。
[実 施 例2] 本発明の第2実施例を第6図乃至第7図について説明す
る。
なお前記第1実施例ではセラミック材からなるパッケー
ジ基板12の基板部12b内層に局所集中加熱用の抵抗
膜17′〜17 ”’を形成したものであるが、本発明
の光回路素子の放熱性搭載基板を用いた実装法はこの構
造に限定されるものでは無く、パッケージ基板12の素
了搭′vi基板部12b表面12C側と反対の裏面12
d側に加熱用抵抗膜17を形成しても同様の効果が得ら
れる。裏面12dに加熱用抵抗膜17を形成する場合に
は焼成後のセラミックパッケージ基板12の球根部12
b裏面12dに低温焼成可能な厚膜スクリーン印刷法や
真空蒸着法で第5図に示す抵抗パターンを容易に形成出
来る。
なおパッケージ基板12の基板部12b m面12dへ
の加熱用抵抗膜17パターンを第6図乃至第7図の第2
実施例に示すようにレー量11〜リミング法によって形
成すれば、任意の寸法、形状、抵抗値を有する加熱用抵
抗膜17の作成が可能となりこれによってパッケージ基
板12の全体a造や抵抗膜作製用パターンの変更を必要
とせずに任意の寸法・形状を有する光回路素子搭載用の
加熱源を構成出来る。即ち第6図において焼成後のセラ
ミックパッケージ基板12の基板部12b裏面12dに
例えば加熱用抵抗膜17層となる下It!117αとし
てNi−Cr、Ti、 T a等の比較的シート抵抗値
の高い金属を同図のように成膜し、しかる後に第7図に
示すように搭載する半導体発光素子10′の寸法、形状
に応じた加熱用抵抗IPJ17βパターンをビームを充
分に絞ったYAGレーザ光[の照射で加工する。これに
よって任意の寸法、形状を有する光回路素子搭載用の加
熱用抵抗膜17を容易に形成出来る。
なお同図中26はYAGレーザー発振器、27.28は
レンズ、29はミラーである。
(3)発明の効果 かくして本発明では光回路素子を搭載する食散熱性基板
の中間内層または光回路盗伐表面と反対側の基板裏面の
光回路搭載部対応直下に所定の寸法の加熱用抵抗膜を形
成した放熱性搭載基板を設け、該加熱用抵抗膜への通電
により敢熱性搭u板の光半導体素子搭載部分のみを局所
的に集中加熱して接合用螺材を溶融して光回路素子を搭
載実装するため、搭載時の敢熱情搭載括板全体の熱膨張
による光回路素Tの位置fれを抑制でき、単体またはF
i数の半導体素子や光集積回路素子をパッケージ基板へ
実装する際に各素子間での良好な光学的結合特性が得ら
れる等温れた効果を秦する。
【図面の簡単な説明】
第1図は第9図に示したパッケージ基板へ単体の光半導
体素子を実装する際の本発明の第1実施例を示す第9図
I−I線視相当部分の断面図、第2図は同・第1図IF
−If線視相当部分断面図、第3図は本発明の前記第1
実施例によるハイブリッド型光集積回路への適用例を示
す斜面図、第4図は同・第3図IV −IV線裸視断面
図第5図は同・第4図v−v線視相当部分断面図、第6
図乃至第7図は本発明の第2実施例を示しパッケージ基
板裏面にYAGレー11−ビーム光で加熱用抵抗膜パタ
ーンを作製する際の作業手順段階をそれぞれ示す説明図
、第8図は従来の光回路素子の放熱性搭載基板実装法を
示す説明図、第9図は同・光ファイバを貫着固定した光
回路素子の搭載用パッケージ基板への適用例を示す説明
図である。 2.11・・・放熱性基板 3.15・・・接合用螺材 4.16・・・真空チャック 5.24・・・光回路素子 7.13・・・光ファイバ 10・・・光半導体素子 10′・・・半導体発光素子 12・・・パッケージ基板 12a・・・枠壁部   12b・・・基板部12c・
・・表面    12d・・・裏面14・・・接合用電
極 17.17’ 、17”、17”’、17β・・・加熱
用抵抗膜 17a〜17d・・・給電用電極膜 17α・・・下地金属 18・・・給電用リード 19・・・ブロック21・・
・基板     し・・・YAGレーザ光X、Y・・・
光軸 第1図 第2図 7b 第6図 17図 第8図 第9図 ム

Claims (2)

    【特許請求の範囲】
  1. 1.放熱性基板の中間内層または光回路搭載表面と反対
    側の基板裏面の光回路搭載部接合用蝋材対応直下に所定
    寸法の加熱用抵抗膜をパターン形成し、当該加熱用抵抗
    膜の両端に連続形成した給電用電極膜のそれぞれ一端を
    外部給電用リードと接触通電自在に前記放熱性基板の外
    側面に露出してなる光回路素子の放熱性搭載基板
  2. 2.光半導体素子や光集積回路素子等の光回路素子を放
    熱性基板に搭載実装するに当り、該放熱性基板の中間内
    層または光回路搭載表面と反対側の基板裏面の光回路搭
    載部対応直下に所定の寸法の加熱用抵抗膜を形成し、該
    抵抗膜への通電により光回路素子搭載部分を局所的に集
    中加熱して該当する接合用金属蝋材を溶融し、光半導体
    素子等を前記基板へ搭載実装してなる光回路素子の放熱
    性搭載基板実装法
JP19613088A 1988-08-08 1988-08-08 光回路素子の放熱性塔載基板および実装法 Pending JPH0245985A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19613088A JPH0245985A (ja) 1988-08-08 1988-08-08 光回路素子の放熱性塔載基板および実装法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19613088A JPH0245985A (ja) 1988-08-08 1988-08-08 光回路素子の放熱性塔載基板および実装法

Publications (1)

Publication Number Publication Date
JPH0245985A true JPH0245985A (ja) 1990-02-15

Family

ID=16352739

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19613088A Pending JPH0245985A (ja) 1988-08-08 1988-08-08 光回路素子の放熱性塔載基板および実装法

Country Status (1)

Country Link
JP (1) JPH0245985A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5453770A (en) * 1991-06-13 1995-09-26 Seiko Epson Corporation On-demand type ink jet print head
US5517225A (en) * 1991-12-26 1996-05-14 Seiko Epson Corporation Ink jet recording head
US5764257A (en) * 1991-12-26 1998-06-09 Seiko Epson Corporation Ink jet recording head
WO2009118916A1 (en) * 2008-03-27 2009-10-01 Nec Corporation Multi-chip hybrid-mounted device and method of manufacturing the same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5453770A (en) * 1991-06-13 1995-09-26 Seiko Epson Corporation On-demand type ink jet print head
US5517225A (en) * 1991-12-26 1996-05-14 Seiko Epson Corporation Ink jet recording head
US5630274A (en) * 1991-12-26 1997-05-20 Seiko Epson Corporation Method of making an ink jet recording head
US5764257A (en) * 1991-12-26 1998-06-09 Seiko Epson Corporation Ink jet recording head
US6286942B1 (en) 1991-12-26 2001-09-11 Seiko Epson Corporation Ink jet recording head with mechanism for positioning head components
WO2009118916A1 (en) * 2008-03-27 2009-10-01 Nec Corporation Multi-chip hybrid-mounted device and method of manufacturing the same

Similar Documents

Publication Publication Date Title
EP0415094A2 (en) Multi-fiber alignment package for tilted facet optoelectronic components
JP2013080900A (ja) 発光モジュール
EP3919218B1 (en) Multibeam laser debonding device
US6282346B1 (en) Process for producing optical and/or electro-optical connection
JPH04152682A (ja) アレイ状光素子用サブ基板の作製方法
JP3820942B2 (ja) 熱電モジュール実装装置及びその温度制御方法
JP4643891B2 (ja) パラレル光学系接続装置用の位置決め方法
JPH08179154A (ja) 光モジュールの実装方法および構造
US7483456B2 (en) Diode laser module and method for the production thereof
JPH0245985A (ja) 光回路素子の放熱性塔載基板および実装法
EP0413182A2 (en) Multi-fiber alignment package for optoelectronic components
JP4605850B2 (ja) 光実装基板の製造方法
JP2010034137A (ja) 半導体レーザ装置
JPH11233877A (ja) アレイ型レーザダイオード
TWI738129B (zh) 光子設備及組裝光子總成之方法
CN101299082B (zh) 光学模块
JP3393483B2 (ja) 光半導体モジュール及びその製造方法
WO2009118916A1 (en) Multi-chip hybrid-mounted device and method of manufacturing the same
JPH11289038A (ja) 電子温度調整装置
JP2004023039A (ja) 熱電装置およびその製造方法
JPH0772352A (ja) 光半導体素子のフリップチップ実装構造
KR20080077622A (ko) 마이크로 디바이스 패키징을 위한 캐리어 기판
JPH06201954A (ja) オプティカルベンチ
JP2003017760A (ja) 熱電変換素子ならびにそれを用いた光通信用モジュール
JPS61224471A (ja) 光電変換装置