JPH0245781A - プリント基板の試験データ生成装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［目次コ 概要 産業上の利用分野 従来の技術 発明が解決しようとする課題 課題を解決するための手段 作用 実施例 発明の効果 ［概要］ プリント基板の試験に使用されるデータを生成する装置
に間し、 ディジタル回路とともに小量のアナログ回路が搭載され
たプリント基板の試験を高速に行える装置の提供を目的
とし、 ディジタル回路とアナログ回路とが搭載されたプリント
基板の回路モデルに所定の試験パターンを入力する手段
と、前記試験パターンにより回路モデルから出力された
信号のレベルを、信号が充分に安定するタイミングで取
り込む手段と、取り込まれた出力レベルを記録する手段
と、を有する、ことにより構成される。

［産業上の利用分野］ 本発明は、プリント基板の試験に使用されるデータを生
成する装置に間するものである。

多数のプリント基板が使用されるシステムで障害が発生
した場合には、各プリント基板の動作確認と接続不良の
チエツクとを行なうことが必要となる。

この種の装置で生成された試験データを用いて各プリン
ト基板の正常動作が予め確認されていた場合には、接続
不良のチエツクのみを行なうことにより、障害の復旧を
容易かつ迅速に行なうことが可能となる。

［従来の技術］ 第６図ではその試験方法が説明されており、まずプリン
ト基板ｉ０の回路モデル１０Ｍが作成される。

その回路モデル１０Ｍは試験データ生成装置６０にセッ
トされ、回路モデル１０Ｍに所定のデータが入力される
。

そしてその入力データと回路モデル１０Ｍから出力され
たデータとが対応した試験データが試験データ生成装置
６０で得られ、この試験データは基板テスタ６２に与え
られる。

基板テスタ６２ては試験データ生成装置６０から与えら
れた試験データを用いてプリント基板１０の試験が行な
われ、その良否判定結果が出力される。

以上のように、試験データ生成装置６０においてはプリ
ント基板１０の回路モデル１０Ｍをシミュレーションす
ることにより試験データを生成する。

ここで、プリント基板１０にはディジタル素子のみが搭
載されており、したがフて回路モデル１０Ｍもディジタ
ル回路のみで構成されている。

ゆえに、試験データ生成装置６０はディジタル回路のみ
による回路モデル１０Ｍを使用して試験データの生成を
行なう。

ところが、抵抗、コンデンサ、リレー、ダイオードなど
の小量のアナログ索子を混載した実装密度が高いプリン
ト基板１０の場合試験データ生成装置６０はアナログ素
子が障害となりの混在で試験データの生成を行えず、こ
のため基板テスタ６２によるプリント基板の自動試験が
不可能となる。

［発明が解決しようとする課題］ ディジタル回路とアナログ回路とが混在するような、回
路モデル１０Ｍを回路解析手法によりシミュレーション
する方法は、すてに提案されている。

しかしながら、その種の方法をそのままの形で試験デー
タ生成装置６０に応用すれば回路解析に長時間を要する
ため実用的でない。

本発明は上記従来の課題に鑑みてなされたものであり、
その目的は、ディジタル回路とともに小量のアナログ回
路が搭載されたプリント基板の試験データ生成を高速に
行えるプリント基板の試験データ生成装置を提供するこ
とで、小量のアナログ素子の存在により、周囲のディジ
タル素子の試験が不可能となる問題を解決するところに
ある。

尚アナログ素子そのものの特性試験が必要な場合には、
別途手段を講じて補完すればよい。

［課題を解決するための手段］ 上記目的を達成するために、本発明にかかる装置は第１
Ｉ！ｌのように構成されている。

同図のプリント基板１０にはディジタル素子とアナログ
素子とが搭載されており、その回路モデル１０Ｍに所定
の試験パターンの信号がシミュレータ１２を通じて入力
される。

シミュレータ１２にはディジタル回路１０Ｄをゲートレ
ベルでシミュレーションするゲートレベルシミュレータ
ＩＩＤと、アナログ回路を回路解析手法によりシミュレ
ートする解析回路ソフト１１Ａとを備えている。

この場合回路解析ソフトは高速処理のため、交流解析で
なくＨｉｇｈ、Ｌｏｗレベル２点だけの直流解析で動作
させるところに特徴がある。

手段１２の入力信号により回路モデル１０Ｍから出力さ
れた信号のレベルは充分に安定するタイミングでシミュ
レータ１２を通じて手段１４に取り込まれ、取り込まれ
た出力レベルは手段１６により記録される。

［作用］ 第２図では本発明の詳細な説明されており、ここでは同
！！！　（Ａ）または（Ｂ）の信号が手段１２から第１
図シミュレータ１１に入力される。

シミュレータ１１ｒ：は、ディジタル回路ｌＯＤに対し
ては、ゲートレベルシミュレータＩＩＤでＨｉｇｈ、Ｌ
ｏｗレベルだけのシミュレーションを行ない、アナログ
回路１０Ａに対しても同様にＨｉｇｈ、Ｌｏｗレベルだ
けのシミュレーションを回路解析１１Ａを直流解析モー
ドで行ない、両者の混合シミュレーションで得られた出
力信号を（Ｅ）、（Ｆ）を手段１４により充分に安定す
るタイミングで取り込み、記録する。

ここで直流解析モードとは、通常の回路解析が（Ｃ）、
（Ｄ）のような信号波彩を時々刻々、分析する交流解析
が本来の目的であるところ、本発明では、ディジタル回
路にＨｉｇｈ、Ｌｏｗレベル２値の論理値を伝帳させる
ことに徹して、アナログ回路が確実にステーブルとなる
時刻ｔｓだけの電圧値をセンスする手法、即ち直流解析
を採用する。

これにより、アナログ回路１０Ａの回路動作を詳細に交
流解析する一般的手法に比し、処理時間が大幅に減少す
る。

［実施例］ 以下、図面に基づいて本発明にかかる装置の好適な実施
例を説明する。

第３図では実施例の構成が説明されており、試験データ
生成装置６０の入力信号発生部１２から回路モデル１０
Ｍのディジタル回路３０に所定の試験パターン）ｌｉｇ
ｈ又はＬｏｗレベルの信号が入力されている。

そして回路モデル１０Ｍ内にはアナログ回路３２が設け
られており、ディジタル回路３０の出力信号はアナログ
回路３２を介してディジタル回路３４に与えられている
。

入力１言号発生部１２から発生される入力信号はＴ、の
先きがディジタル回路３０であるから、Ｈｉｇｈ又はＬ
ｏｗの論理レベルが与えられ、ゲートレベルシミュレー
タ１１０にてディジタルシミュレーションが行なわれる
。これによって得られたディジタル回路３０の出力信号
は、後段がアナログ回路３２であるため、論理レベルを
相当する電圧値に置き換えて、Ｔ２へ与える。

アナログ回路３２に与えられた電圧値は回路解析ソフ）
ＩＩＡへ伝えられるが、ここでは交流解析ではなく１点
だけの直流解析のシミュレーションを行ない、その結果
を再び論理レベルにすりかえて、ディジタル回路３４へ
伝える。

ディジタル回路３４の出力信号は出力信号取込部１４に
与えられており、出力レベル取込部１４では回路モデル
１０Ｍのディジタル回路３４が出力した信号のレベルが
所定のタイミングで取り込まれている。

その出力レベル取込部１４により取り込まれた出力レベ
ルは取込レベル記録部１Ｇによりデータ記録媒体３６へ
記録されており、その記録データで試験データが形成さ
れる（なお本実施例では回路モデル１０Ｍに入力された
信号に間する情報も試験データに含まれる）。

この取込レベル記録部１６及び上記の入力信号発生部１
２．出力信号取込部１４は制御部３８により制御されて
る。

第４図では回路モデルの構成が説明されており、ディジ
タル回路３０ζこはゲート素子３０ａが、アナログ回路
３２にはＣＲ盟のＭ延回Ｐｉ３２　ａが、ディジタル回
路３４にはゲート素子３４ａが各々含まれている。

そしてゲートｇ子３０ａ、遅延回路３２ａ、ゲート素子
３４ａは直列に接続されており、ゲート素子３０ａ、３
４ａは開かれている。

なお、第３図の入力信号発生部１２の出力信号はゲート
素子３０ａに直接与えられており、ゲート素子３４ａの
出力信号は出力信号取込部１４にそのまま与えられてい
る。

第５図では本実施例の作用が説明されており、同図の特
性５００で示されるディジタル信号が試験データ生成装
置６０の入力信号発生部１２から回路モデル１０Ｍにお
けるディジタル回路３０のゲート素子３０ａに入力され
る。

このゲート索子３０ａとゲート素子３４ａとの間に遅延
回路３２ａが挿入されているので、ゲート素子３４ａか
らは第５図の特性５０２て示される信号が試験データ生
成装置６０の出力信号取込部１４に出力される。

ここではゲート素子３０ａに対する入力信号が特性５０
０のようにＨレベルからＬレベルに変化しており、その
変化前における時刻ｔβ、と変化後の時刻ｔβ２におけ
るてゲート索子３４ａの出力信号が出力信号取込部１４
に取り込まれ、それらは取込レベル記録部１６に時刻ｔ
βＩ＋　　ｔβ２とともに取込レベル記録部１日に与え
られる。

またこれらの時刻ｔβ１．ｔβ２より以前のタイミング
の時刻ｔα７．ｔα２とそれら時刻におけるゲート素子
３０ａの入力レベルも取込レベル記録部１６に与えられ
る。

取込レベル記録部１６では時刻ｔα８．ｔα２゜ｔβ４
．ｔβ２のデータ、それら時刻における入出力レベルを
内容とした試験データが生成され、この試験データはデ
ータ記録媒体３６に書き込まれる。

以上説明したように本実施例によれば、回路モデル１０
Ｍに対する出力信号の変化前後の４時刻ｔαＩＴ　　（
α２．ｔβ４．＋β２とそれらにおける回路モデル１０
Ｍの一瞬の人出力レベルのみから試験データが生成され
るので、その変化前後にわたって連続的に回路モデル１
０Ｍの入出力レベルが交流解析される一般的な手法に比
し、試験データ生成装置６０で取り扱われるデータの量
が極めてわずかなものとなる。

このため、試験データを短時間で高速に生成することが
可能となる。

また、その試験データを用いて基板テスタ６２でプリン
ト基板１０が自動試験されるので、この試験を高速に行
なうことも可能となる。

［発明の効果］ 以上説明したように本発明によれば、回路モデルに対す
る入力信号に反応する出力信号のレベルを充分に安定す
る一瞬のタイミングで取り込むことにより試験データが
生成されるので、取り扱われるデータの量が極めてわず
かなものとなり、したがって試験データを高速に生成す
ることが可能となる。

【図面の簡単な説明】

第１図は発明の原理説明図、 第２図は発明の作用説明図、 第３図は実施例の構成説明図、 第４図は回路モデルの構成説明図、 第５図は実施例の作用説明図、 第６図はプリント基板の試験方法説明図である。 １０　ψ　・ １０Ｍ　・ １１目 １１Ａ　　・ １１Ｄ　　◆ １４　争　− ３０争φ ３２　・　・ ３４　・　・ ３８　・　・ ６０　Φ　・ ６２　Φ　・ ・プリント基板、 ・・回路モデル、 ・シミュレータ、 ・・回路解析ソフト、 ・・ゲートレベルシミュレータ・ ・直流信号発生部。 ・出力レベル取込部、 ・取込レベル記録部、 ・ディジタル回路、 ・アナログ回路、 ・ディジタル回路、 ・データ記録媒体、 ・制御部、 ・データ記録媒体、 ・試験データ生成装置、 ・基板テスタ。 第２図

Claims (1)

1. 【特許請求の範囲】 ディジタル回路とアナログ回路とが搭載されたプリント
   基板（１０）の回路モデル（１０Ｍ）に所定の試験パタ
   ーンを入力する手段（１２）と、前記試験パターンによ
   り回路モデル（１０Ｍ）から出力された信号のレベルを
   信号が充分に安定するタイミングで取り込む手段（１４
   ）と、取り込まれた出力レベルを記録する手段（１６）
   と、 を有する、ことを特徴とするプリント基板の試験データ
   生成装置。