JPH024499Y2 - - Google Patents

Info

Publication number
JPH024499Y2
JPH024499Y2 JP19248282U JP19248282U JPH024499Y2 JP H024499 Y2 JPH024499 Y2 JP H024499Y2 JP 19248282 U JP19248282 U JP 19248282U JP 19248282 U JP19248282 U JP 19248282U JP H024499 Y2 JPH024499 Y2 JP H024499Y2
Authority
JP
Japan
Prior art keywords
time constant
capacitor
muting
power
turned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP19248282U
Other languages
English (en)
Other versions
JPS5996906U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP19248282U priority Critical patent/JPS5996906U/ja
Publication of JPS5996906U publication Critical patent/JPS5996906U/ja
Application granted granted Critical
Publication of JPH024499Y2 publication Critical patent/JPH024499Y2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Description

【考案の詳細な説明】 [産業上の利用分野] 本考案は、ラジオ受信機等のオーデイオ機器の
ミユーテイング回路に関する。
[従来の技術] 従来、ラジオ受信機等のオーデイオ機器は、電
源投入時、電源遮断時のノイズをミユーテイング
するため、第1図に示すミユーテイング回路を備
えている。
そして、電源投入時は、電源スイツチ(図示せ
ず)のオンにより、このスイツチを介した電源交
流が1対の電源端子1a,1bを介してパワート
ランス2の1次巻線2aに供給される。
さらに、トランス2の2次巻線2bの交流出力
がダイオードブリツジ整流部3で全波整流され、
この整流部3の正出力端子3′の出力が平滑用の
コンデンサ4で平滑される。
そして、コンデンサ4の平滑出力が直流安定化
部5に供給され、この安定化部5から給電端子6
を介してパワーアンプ等の各回路部に定電圧化さ
れた直流が供給され始める。
このとき、安定化部5の直流が制御用のPNP
型スイツチングトランジスタ18のエミツタから
コレクタに流れ、このコレクタの直流がベース抵
抗20a,20bを介してNPN型ミユーテイン
グトランジスタ21a,21bのベースに供給さ
れる。
そして、トランジスタ21a,21bがオン
し、パワーアンプの左、右チヤンネルの信号ライ
ン22a,22bが電源投入と同時にアースされ
てミユーテイングされる。
また、安定化部5の出力がスイツチングトラン
ジスタ18のエミツタ、ベース間の抵抗19を介
してこのトランジスタ18のベース回路にも供給
される。
このベース回路は、トランジスタ18のベース
抵抗17とアースとの間に、時定数コンデンサ1
4、抵抗15の直列回路とミユーテイングスイツ
チ16とを並列接続したミユーテイング時定数部
16′が設けられるとともに、遮断検出用のPNP
型スイツチングトランジスタ12のエミツタ、コ
レクタが設けられている。
そして、ミユーテイングスイツチ16は、電源
スイツチに連動してスイツチングし、電源スイツ
チのオンによつてオフする。
一方、2次巻線2bの交流出力がダイオード7
で半波整流され、このダイオード7のカソードと
アースとの間に設けられた検出時定数部の検出時
定数用のコンデンサ8が充電される。
この充電により、ダイオード7のカソードとコ
ンデンサ8、時定数用の抵抗10の並列回路との
接続点9の電圧が上昇する。
そして、接続点9に抵抗11を介してトランジ
スタ12のベースが接続され、このトランジスタ
12が逆バイアスされてオフする。
そのため、電源投入時は安定化部5の直流でコ
ンデンサ14が充電され、このコンデンサ14が
オフバイアスレベルに充電されるまでトランジス
タ18がオンに保持され、信号ライン22a,2
2bがミユーテイングされる。
そして、コンデンサ14がオフバイアスレベル
に充電されると、トランジスタ18がオフしてミ
ユーテイングが解除される。
つぎに、電源遮断時は、電源スイツチのオフ又
は停電、電源プラグの引抜等により、トランス2
の1次巻線2aへの給電が遮断される。
このとき、2次巻線2bの出力がオフし、ダイ
オード7がオフするとともに、安定化部5の直流
コンデンサ4の放電に従つて低下し始める。
そして、ダイオード7のオフにより、コンデン
サ8が抵抗10を介して放電し、接続点9の電圧
が低下し、トランジスタ12が順バイアスされて
オンする。
また、電源スイツチがオフされた時は、ミユー
テイングスイツチ16がオンする。
そして、ミユーテイングスイツチ16、トラン
ジスタ12がそれぞれコンデンサ14の放電路を
形成する。
そのため、1次巻線2aへの給電が遮断される
と、ミユーテイングスイツチ16のオン、オフに
よらず、コンデンサ14が放電してトランジスタ
18がオンする。
そして、トランジスタ18のオンにより、安定
化部5の直流がミユーテイングトランジスタ21
a,21bのベースに供給され、両トランジスタ
21a,21bが電源遮断時にオンし、信号ライ
ン22a,22bがミユーテイングされる。
したがつて、コンデンサ14の充、放電に基く
トランジスタ18のスイツチングにより、電源投
入時、電源遮断時のノイズがミユーテイングされ
る。
そして、電源遮断時はトランジスタ12のオン
により、停電、電源プラグの引抜等によつてミユ
ーテイングスイツチ16がオンしないときにも、
コンデンサ14が放電して信号ライン22a,2
2bがミユーテイングされる。
なお、13はトランジスタ12のエミツタ、ベ
ース間に設けられた過度変動防止用のコンデンサ
である。
[考案が解決しようとする課題] 前記従来のミユーテイング回路の場合、電源遮
断時に確実にミユーテイングをかけるため、コン
デンサ8の容量、抵抗10の抵抗値に基く検出時
定数部の時定数を極力小さくし、電源遮断時に、
コンデンサ8を迅速に放電してトランジスタ12
を迅速にオンする必要がある。
しかし、コンデンサ8の容量、抵抗10の抵抗
値を小さくすると、ダイオード7の半波整流出力
によつて接続点9の電圧が変動し、交流電源の給
電中にトランジスタ12がオン、オフを繰り返し
て誤動作が発生する。
そのため、実際には、コンデンサ8の容量、抵
抗10の抵抗値をあまり小さくすることができ
ず、電源遮断時に確実にミユーテイングをかける
ことができない問題点がある。
本考案は、電源遮断時に確実にミユーテイング
をかけるようにしたミユーテイング回路を提供す
ることを目的とする。
[課題を解決するための手段] 前記目的を達成するために、本考案のミユーテ
イング回路は、交流電源が電源スイツチを介して
1次側に供給されるパワートランスと、 前記パワートランスの2次側出力を全波整流す
る整流部と、 前記整流部の整流出力が逆流防止用のダイオー
ドを介して供給される平滑用のコンデンサと、 前記平滑用のコンデンサの平滑出力が供給さ
れ、各回路部に安定化された直流を供給する直流
安定化部と、 前記安定化部の出力が制御用のスイツチングト
ランジスタを介してベースに供給され、信号ライ
ンをアースしてミユーテイングするミユーテイン
グトランジスタと、 前記スイツチングトランジスタのベース回路に
設けられ、前記安定化部の出力に基くミユーテイ
ング時定数用のコンデンサの所定電位の充電によ
り前記スイツチングトランジスタをオフするミユ
ーテイング時定数部と、 前記電源スイツチに連動してスイツチングし、
前記電源スイツチのオフ時に前記ミユーテイング
時定数用のコンデンサの放電路を形成するミユー
テイングスイツチと、 前記整流部の出力端子とアースとの間に直列に
設けられた2個の分圧抵抗及び前記両分圧抵抗の
接続点とアースとの間に設けられた検出時定数用
のコンデンサからなり、前記整流出力のオン、オ
フにより前記検出時定数用のコンデンサが充、放
電する小時定数の検出時定数部と、 前記ベース回路と前記接続点との間に設けら
れ、前記検出時定数用のコンデンサの放電に基く
前記接続点の電圧低下によつてオンし前記ミユー
テイング時定数用のコンデンサを前記検出時定数
部を介して放電する遮断検出用の半導体スイツチ
素子とを備える。
[作用] 前記のように構成された本考案のミユーテイン
グ回路の場合、電源遮断時、パワートランスの1
次側への交流電源の給電が遮断され、整流部の全
波整流出力がオフしてこの整流出力の電圧が低下
すると、逆流防止用のダイオードがオフし、平滑
用のコンデンサから検出時定数部への逆流が防止
され、しかも、検出時定数部の時定数が小さいた
め、検出時定数用のコンデンサが迅速に放電す
る。
この放電により遮断検出用の半導体スイツチ素
子が整流出力の電圧低下を検出して直ちにオン
し、ミユーテイング時定数部のミユーテイング時
定数用のコンデンサを放電する。
さらに、ミユーテイング時定数用のコンデンサ
の放電により、制御用のスイツチングトランジス
タがオンし、信号ラインがミユーテイングされ
る。
そして、半波整流出力より変動の小さな整流部
の全波整流出力で検出時定数部の検出時定数用の
コンデンサが安定に充電されるため、検出時定数
部の時定数が小さくても、交流電源の給電中に
は、遮断検出用の半導体スイツチ素子がオフに保
持され、誤動作が発生しない。
そのため、停電、電源プラグの引抜等によつて
電源遮断が発生しても、迅速にミユーテイングが
かかり、誤動作を防止して電源遮断時に確実にミ
ユーテイングをかけることができる。
[実施例] 1実施例について、第2図を用いて説明する。
同図において、23は整流部3の正出力端子
3′と平滑用のコンデンサ4との間に設けられた
逆流防止用のダイオード、24は第1図のダイオ
ード7のかわりにに設けられた抵抗であり、抵抗
10とともに検出時定数部25の2個の分圧抵抗
を形成する。
26は遮断検出用のダイオードであり、カソー
ドが抵抗24,10の接続点に接続され、遮断検
出用の半導体スイツチ素子を形成する。
33は第1図のトランジスタ18に相当する制
御用のPNP型スイツチングトランジスタ、34
はトランジスタ33のエミツタとベースとの間に
設けられたバイアス抵抗である。
29は第1図のコンデンサ14に相当するミユ
ーテイング時定数用のコンデンサであり、一端が
時定数用の抵抗28を介してトランジスタ33の
ベースに接続され、他端が時定数用の抵抗30を
介してアースされている。
31は第1図のスイツチ16に相当するミユー
テイングスイツチであり、電源スイツチに連動し
てスイツチングする。
27はダイオード26のアノードとトランジス
タ33のベースとの間に設けられた接続用の抵抗
である。
そして、電源投入時は、電源スイツチのオンに
基く整流部3の全波整流出力により正出力端子
3′にアノードが接続されたダイオード23がオ
ンし、このダイオード23を介した整流出力がコ
ンデンサ4で平滑される。
さらに、コンデンサ4の平滑出力に基く安定化
部5の直流がトランジスタ33、抵抗20a,2
0bを介してトランジスタ21a,21bのベー
スに供給され、両トランジスタ21a,21bが
オンして信号ライン22a,22bがミユーテイ
ングされる。
このとき、ミユーテイングスイツチ31はオフ
する。
また、正出力端子3′の全波整流出力が抵抗2
4,10で分圧され、この分圧でコンデンサ8が
迅速に充電される。
この充電により、ダイオード26のカソードが
アノードより高電圧になり、ダイオード26が電
源投入と同時にオフする。
そのため、安定化部5の直流が抵抗34,28
を介してコンデンサ29に供給され、このコンデ
ンサ29がオフバイアスレベルに充電される間、
トランジスタ33がオンに保持され、ミユーテイ
ングがかけられる。
つぎに、電源遮断時は、電源スイツチのオフ又
は停電、電源プラグの引抜等により、トランス2
の2次巻線2bの出力がオフし、整流部3の整流
出力もオフする。
このオフにより、正出力端子3′の電圧が低下
してダイオード23がオフし、安定化部5の直流
がコンデンサ4の放電に従つて低下し始める。
また、正出力端子3′の電圧低下によりコンデ
ンサ8の抵抗10を介して放電する。
このとき、ダイオード23のオフにより、コン
デンサ4からの逆流が抑制される。
しかも、コンデンサ8、抵抗10の時定数が従
来より小さく設定されている。
そのため、ダイオード26のカソードの電圧が
直ちに低下し、このダイオード26が正出力端子
3′の電圧低下を直ちに検出してオンする。
そして、ダイオード26のオンにより、抵抗2
8,27、ダイオード26、抵抗10のコンデン
サ29の放電路が形成される。
また、電源スイツチがオフされた時は、ミユー
テイングスイツチ31がオンする。
そして、ミユーテイングスイツチ31、ダイオ
ード26がそれぞれコンデンサ29の放電路を形
成する。
そのため、1次巻線2aへの給電が遮断される
と、ミユーテイングスイツチ31のオン、オフに
よらず、コンデンサ29が直ちに放電してトラン
ジスタ18がオンする。
そして、トランジスタ18のオンにより、安定
化部5の直流がミユーテイングトランジスタ21
a,21bのベースに供給され、両トランジスタ
21a,21bがほぼ電源遮断と同時にオンす
る。
したがつて、停電、電源プラグの引抜等によつ
てミユーテイングスイツチ31がオンしないとき
にも、コンデンサ14が電源遮断と同時に放電し
て信号ライン22a,22bが確実にミユーテイ
ングされる。
また、交流電源の供給中は、整流部3の全波出
力だでコンデンサ8が充電状態に保持され、ダイ
オード26がオフし続けるため、誤動作が発生し
ない。
しかも、整流部3の全波出力でコンデンサ8を
充電するため、抵抗10の抵抗値を従来より小さ
くしても、ダイオード26を逆バイアスしてオフ
することができ、遮断検出用の半導体スイツチ素
子に安価なダイオードを用いることができる。
なお、ダイオード26のかわりにトランジスタ
ジスタを用いてもよい。
[考案の効果] 本考案は、以上説明したように構成されている
ため、以下に記載する効果を奏する。
電源遮断時、パワートランスの1次側への交流
電源の給電が遮断され、整流部の全波整流出力が
オフしてこの整流出力の電圧が低下すると、逆流
防止用のダイオードがオフし、平滑用のコンデン
サから検出時定数部への逆流が防止され、しか
も、検出時定数部の時定数が小さいため、検出時
定数用のコンデンサが迅速に放電する。
この放電により遮断検出用の半導体スイツチ素
子が前記整流出力の電圧を検出して直ちにオン
し、ミユーテイング時定数部のミユーテイング時
定数用のコンデンサを放電する。
さらに、ミユーテイング時定数用のコンデンサ
の放電により、制御用のスイツチングトランジス
タがオンし、信号ラインがミユーテイングされ
る。
そして、半波整流出力より変動の小さな整流部
の全波整流出力で検出時定数部の検出時定数用の
コンデンサが安定に充電されるため、検出時定数
部の時定数が小さくても、交流電源の給電中に
は、遮断検出用の半導体スイツチ素子がオフに保
持され、誤動作が発生しない。
そのため、停電、電源プラグの引抜等によつて
電源遮断が発生しても、迅速にミユーテイングが
かかり、電源遮断時に確実にミユーテイングをか
けることができる。
【図面の簡単な説明】
第1図は従来例の結線図、第2図は本考案のミ
ユーテイング回路の1実施例の結線図である。 2……パワートランス、3……ダイオードブリ
ツジ整流部、4……平滑用のコンデンサ、5……
直流安定化部、8……検出時定数用のコンデン
サ、21a,21b……ミユーテイングトランジ
スタ、22a,22b……信号ライン、25……
検出時定数部、26……遮断検出用のダイオー
ド、29……ミユーテイング時定数用のコンデン
サ、31……ミユーテイングスイツチ、32……
ミユーテイング時定数部、33……制御用のスイ
ツチングトランジスタ。

Claims (1)

  1. 【実用新案登録請求の範囲】 交流電源が電源スイツチを介して1次側に供給
    されるパワートランスと、 前記パワートランスの2次側出力を全波整流す
    る整流部と、 前記整流部の整流出力が逆流防止用のダイオー
    ドを介して供給される平滑用のコンデンサと、 前記平滑用のコンデンサの平滑出力が供給さ
    れ、各回路部に安定化された直流を供給する直流
    安定化部と、 前記安定化部の出力が制御用のスイツチングト
    ランジスタを介してベースに供給され、信号ライ
    ンをアースしてミユーテイングするミユーテイン
    グトランジスタと、 前記スイツチングトランジスタのベース回路に
    設けられ、前記安定化部の出力に基くミユーテイ
    ング時定数用のコンデンサの所定電位の充電によ
    り前記スイツチングトランジスタをオフするミユ
    ーテイング時定数部と、 前記電源スイツチに連動してスイツチングし、
    前記電源スイツチのオフ時に前記ミユーテイング
    時定数用のコンデンサの放電路を形成するミユー
    テイングスイツチと、 前記整流部の出力端子とアースとの間に直列に
    設けられた2個の分圧抵抗及び前記両分圧抵抗の
    接続点とアースとの間に設けられた検出時定数用
    のコンデンサからなり、前記整流出力のオン、オ
    フにより前記検出時定数用のコンデンサが充、放
    電する小時定数の検出時定数部と、 前記ベース回路と前記接続点との間に設けら
    れ、前記検出時定数用のコンデンサの放電に基く
    前記接続点の電圧低下によつてオンし前記ミユー
    テイング時定数用のコンデンサを前記検出時定数
    部を介して放電する遮断検出用の半導体スイツチ
    素子と、 を備えたミユーテイング回路。
JP19248282U 1982-12-20 1982-12-20 ミユ−テイング回路 Granted JPS5996906U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19248282U JPS5996906U (ja) 1982-12-20 1982-12-20 ミユ−テイング回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19248282U JPS5996906U (ja) 1982-12-20 1982-12-20 ミユ−テイング回路

Publications (2)

Publication Number Publication Date
JPS5996906U JPS5996906U (ja) 1984-06-30
JPH024499Y2 true JPH024499Y2 (ja) 1990-02-02

Family

ID=33307667

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19248282U Granted JPS5996906U (ja) 1982-12-20 1982-12-20 ミユ−テイング回路

Country Status (1)

Country Link
JP (1) JPS5996906U (ja)

Also Published As

Publication number Publication date
JPS5996906U (ja) 1984-06-30

Similar Documents

Publication Publication Date Title
CA1287103C (en) Cmos latch-up recovery circuit
US4091434A (en) Surge current protection circuit
JPS607907B2 (ja) スイツチングレギユレータ
US3049623A (en) Auxiliary power supply
JP2876829B2 (ja) 電源電圧制御切換え回路
US6094040A (en) Voltage regulator circuit
US4258309A (en) Switching type power supply circuit
JP2001503958A (ja) スイッチ電源用の故障制御回路
US4127743A (en) Muting circuit for loudspeaker
JPH024499Y2 (ja)
JP3256412B2 (ja) 突入電流防止回路
JPH0522853A (ja) 突入電流防止回路
GB1596674A (en) Shaping arrangement
JPS5941642Y2 (ja) 送受信切換信号発生回路
US4459630A (en) Excess current protection circuit for a power supply
JP2558621B2 (ja) 電源回路
JP2000134924A (ja) 電源回路
JPS602691Y2 (ja) 電子機器の電源回路
JPS633268Y2 (ja)
US4347482A (en) Amplifier equipped with circuit for preventing electrostatic breakdown
JP2002199716A (ja) 電源回路
JPH02159971A (ja) コンデンサ充電電源装置
JPH035928Y2 (ja)
KR200159250Y1 (ko) 과전류 보호회로
KR840000992Y1 (ko) 전원전압 자동 절환회로