JPH0244748A - 半導体素子の製造におけるパターン測長方法 - Google Patents

半導体素子の製造におけるパターン測長方法

Info

Publication number
JPH0244748A
JPH0244748A JP19447188A JP19447188A JPH0244748A JP H0244748 A JPH0244748 A JP H0244748A JP 19447188 A JP19447188 A JP 19447188A JP 19447188 A JP19447188 A JP 19447188A JP H0244748 A JPH0244748 A JP H0244748A
Authority
JP
Japan
Prior art keywords
length
metal pattern
insulating film
pattern
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP19447188A
Other languages
English (en)
Other versions
JPH0758728B2 (ja
Inventor
Yuko Sekino
祐子 関野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP63194471A priority Critical patent/JPH0758728B2/ja
Publication of JPH0244748A publication Critical patent/JPH0244748A/ja
Publication of JPH0758728B2 publication Critical patent/JPH0758728B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) この発明は半導体素子の製造におけるパターン測長方法
に係り、特に絶縁股下に形成された金属パターン体の測
長方法に関するものである。
(従来の技術) 従来、半導体素子の製造における金属パターン体の測長
には、光学顕m鏡もしくは走査電子w4微鏡が用いられ
てきた。
光学u微鏡においては、数μ以下のSiO□またはSi
N絶縁膜を透過して金属パターン体を観察することが可
能であった。そのため、測長すべき金属パターン体を形
成した後、集積回路(IC)作成終了までの任意の工程
において、パターン長を測定してきた。顕微鏡の倍率は
主に約2000倍にしてきた。
これに対して、走査電子顕微鏡においては、絶縁膜を透
過して金属パターン体を観察することが困難であった。
そのため、通常は、金属パターン体を形成した直後に、
第2図に示すように基板1および金属パターン体2が露
出した状態で測長してきた。また、金属パターン体上に
絶縁膜を形成した後の場合は、該絶縁膜の所定領域を除
去して金属パターン体を露出させて測長してきた。いず
れも顕微鏡の倍率は数1000倍から20000倍にし
てきた。
(発明が解決しようとする課題) しかるに、前者の光学顕微鏡観察では、高倍率像を得る
ことが困難であり、測長の精度が低いという問題点があ
った。
これに対して、後者の走査電子顕微鏡観察では高倍率像
は得られるが、絶縁膜形成前の観察法においては、測定
雰囲気中0のゴミ、支持台の汚れによる基板の素子形成
領域部の汚染によりrcの性能または歩留りを低下させ
る問題点があった。これに対して、絶縁膜形成後、該絶
縁膜の所定領域を除去して行う走査電子顕微鏡観察法に
おいては、基板のlη染による問題は生しないものの、
測定金属パターン体上の所定領域の絶縁膜を除去する必
要があり、その際同時に測定すべき金属パターン体もエ
ツチングされるので、金属パターン体の消失もしくは解
像度の低下という問題点があった。
また、絶縁膜の除去に、該絶縁膜のみを選択的に除去す
るエツチング法を用いることもできるが、この選択エツ
チングにはウェットエツチングが用いられ、エツチング
液の浸透が生じるため、ICの配線不良を発生させるこ
とがあった。
この発明は、以上述べた低精度、基板の汚染、測定金属
パターン体の消失または解像度低下および配線不良の問
題点を除去し、rc作成に悪影響を与えずに金属パター
ン体の測長を窩精度にしかも簡便に行う方法を提供する
ことを目的とする。
(課題を解決するための手段) この発明では、基板上に第1の金属からなる金属パター
ン体を形成した後、絶縁膜とのエツチングの選択比の大
きい第2の金属からなる保護膜で前記金属パターン体を
被覆し、その上を含む前記基板上の全面に絶縁膜を形成
した後、該絶縁膜を前記保護膜上を含む所定領域で選択
的に除去し、該保護膜を露出させ、その後、露出した保
護膜を通して前記金属パターン体の測長を行う。
(作 用) 上記の方法においては、基板上を絶縁膜で覆った上で金
属パターン体の測長を行っているので、基板は汚染され
ない。また、金属パターン体上の絶縁膜を除去した上で
測長を行っているので、走査電子′w4微鏡を用いての
測定が可能となる。この時、金属パターン体は保護膜で
覆われているが、該保護膜は金属であり、保護膜を通し
ての金属パターン体の測長が可能となる。また、保護膜
は絶縁膜とのエツチングの選択比の大きい金属から形成
されており、このような保護膜で金属パターン体が覆わ
れていると、絶縁膜の除去時、例え絶縁膜のエツチング
法として、金属パターン体もエツチングする可能性のあ
るエツチング法を用いても、金属パターン体がエツチン
グされることはない。
そのエツチング法としては反応性イオンエツチング法な
どのドライエツチング法があり、ウェットエツチングの
場合と違ってエツチング液の浸透は止しない。
(実施例) 以下この発明の一実施例を第1図を参照して説明する。
一実施例は、電界効果トランジスタの作成時、該トラン
ジスタのゲート電極と同一パターンの測長用金属パター
ン体を形成して、この金属バクーン体から、電界効果ト
ランジスタのゲート電極の形成具合を観察する場合であ
る。第1図(al〜(diの各々においては、左側に断
面図、右側に平面図を示す。平面図は、断面図の右半分
の測長用金属パターン体部分のみの平面図である。
まず第1図(alに示すように、半導体基板11上にタ
ングステン(W)系金属を用いて電界効果トランジスタ
のゲート電極12を形成し、同時に同一金属により前記
ゲート電極12と同一パターンに測長用金属パターン体
13を前記基板ll上に形成する。
次に、第1図(blに示すように電界効果トランジスタ
のソース・ドレイン領域14を基+Jlill内に形成
した後、その上にAuGe/Nj/Auの金属を用いて
オーミンク電極15を形成するが、この時同時に、測長
用金属パターン体13側においては、同金属からなる保
護膜16を形成して、この保護膜16で前記測長用金属
パターン体13を覆うようにする。
その後、保護膜16上や電極12.15上などの全面を
覆うように第1図(c)に示すように絶縁膜17を基板
11上に形成する。
その後、フッ素系ガスによる反応性イオンエツチングに
よって第1図+dlに示すように絶縁膜17の所定領域
を除去し、開口部18を形成し、前記保護膜16を露出
させるようにする。この絶縁膜17の除去は、電界効果
トランジスタの電極12゜15上の絶縁膜!6に配線形
成用のスルーホール19を開ける工程で同時に行われる
。勿論、別々でもよい、この絶縁膜17の除去時、前記
フッ素ガスによる反応性イオンエツチングによれば、ゲ
ート電極金属(7M長用金属パターン体金属)はエツチ
ングされるが、オーミック電極金属(保護膜金属)はエ
ツチングされないので、保護膜16で被覆された測長用
金属パターン体13はエツチングされず、当初の形状を
保つ。
しかる後、露出した保護膜16を通して走査電子顕微鏡
により測長用金属パターン体13の測長(測長方向は第
1図(dlの矢印イ方向)を行い、そゝ)−′ の結果から、電界効果トランジスタのゲト電極12の形
成具合および層成長を判断する。
なお、上記一実施例では、エツチング法として、フッ素
ガスによる反応性イオンエッチを用いたが、保護膜のエ
ツチング速度が充分小さい方法ならば、他のドライエツ
チング方法も使用可能である。
また、保護膜としてオーミック電極金属を用いたが、絶
縁膜とのエツチングの選択比が大きく、かつその下部に
形成されているパターン体の走査電子S!Ji微鏡によ
る観察が可能な材料ならば他の金属でもよい。
さらに、上記一実施例は、電界効果トランジスタのゲー
ト電極の形成具合を判別するため、該ゲート電極と同一
の測長用金属パターン体を形成する場合であるが、この
発明はその他の場合にも勿論応用できる。
(発明の効果) 以上詳述したように、この発明の方法によれば、基板上
を絶縁膜で覆った上で金属パターン体の測長を行ってい
るので、基板の汚染を防止でき、かつ絶縁膜は金属パタ
ーン体上からは除去しているので走査電子顕微鏡を用い
ることができ、高精度の測長が可能となる。また、金属
パターン体上を保護膜で覆っているので、絶縁膜の除去
時、金属パターン体もエツチングする可能性あるエツチ
ング法、例えば反応性イオンエツチングを用いても金属
パターン体のエツチングを防止でき、金属パターン体の
消失あるいは解像度低下を防止できる。
また、その結果として絶縁膜のエツチング法として上述
の反応性イオンエツチングのようなドライエツチングを
使用できるから、ウェットエツチングを用いた時の問題
点、すなわちエツチング法の浸透、それによる配線不良
の発生も解決できる。
このように、このは発明の方法によれば、IC作成に悪
影響を与えずに容易に高精度に金属パターン体の測長が
可能となり、ICの高性能化および歩留り向上が期待で
きる。
【図面の簡単な説明】
第1図はこの発明の半導体素子の製造におけるパターン
測長方法の一実施例を示す断面図および平面図、第2図
は従来の金属パターン体の測長方法の一例を示す断面図
である。 11・・・半導体基板、13・・・測長用金属パターン
体、16・・・保護膜、17・・・絶縁膜、18・・・
開口部。

Claims (1)

  1. 【特許請求の範囲】 (a)基板上に第1の金属からなる金属パターン体を形
    成した後、絶縁膜とのエッチングの選択比の大きい第2
    の金属からなる保護膜で前記金属パターン体を被覆し、 (b)その上を含む前記基板上の全面に絶縁膜を形成し
    た後、 (c)該絶縁膜を前記保護膜上を含む所定領域で選択的
    に除去し、該保護膜を露出させ、その後、(d)露出し
    た保護膜を通して前記金属パターン体の測長を行うこと
    を特徴とする半導体素子の製造におけるパターン測長方
    法。
JP63194471A 1988-08-05 1988-08-05 半導体素子の製造におけるパターン測長方法 Expired - Fee Related JPH0758728B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63194471A JPH0758728B2 (ja) 1988-08-05 1988-08-05 半導体素子の製造におけるパターン測長方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63194471A JPH0758728B2 (ja) 1988-08-05 1988-08-05 半導体素子の製造におけるパターン測長方法

Publications (2)

Publication Number Publication Date
JPH0244748A true JPH0244748A (ja) 1990-02-14
JPH0758728B2 JPH0758728B2 (ja) 1995-06-21

Family

ID=16325101

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63194471A Expired - Fee Related JPH0758728B2 (ja) 1988-08-05 1988-08-05 半導体素子の製造におけるパターン測長方法

Country Status (1)

Country Link
JP (1) JPH0758728B2 (ja)

Also Published As

Publication number Publication date
JPH0758728B2 (ja) 1995-06-21

Similar Documents

Publication Publication Date Title
US4632724A (en) Visibility enhancement of first order alignment marks
KR100367535B1 (ko) 집적회로제조방법
US6459482B1 (en) Grainless material for calibration sample
US6358860B1 (en) Line width calibration standard manufacturing and certifying method
US3875414A (en) Methods suitable for use in or in connection with the production of microelectronic devices
KR20030051180A (ko) 평가용 반도체장치의 제조방법
CN112949236B (zh) 刻蚀偏差的计算方法以及计算系统
US4717445A (en) Etch bias monitoring technique
US5498871A (en) Method for analyzing the defectiveness of semiconductor device
JP3353051B2 (ja) 集積回路構造の線幅測定
JPH0244748A (ja) 半導体素子の製造におけるパターン測長方法
KR101876728B1 (ko) 탐침의 기울기 조절이 용이한 원자간력 현미경의 캔틸레버 제조방법 및 원자간력 현미경의 캔틸레버
JPS627692B2 (ja)
US6368516B1 (en) Semiconductor manufacturing methods
KR100206873B1 (ko) 표면 물성 검사용 반도체 장치 및 그 제조 방법
JPH09181337A (ja) 半導体素子におけるサブミクロン構造の製造方法
JPH0810195B2 (ja) ピンホールの検査方法
JPH02105438A (ja) エピタキシヤル成長層の膜厚測定方法
JPS5820140B2 (ja) 半導体装置の解析方法
KR0156104B1 (ko) 반도체 금속박막의 스텝커버리지 측정용 표준웨이퍼 제조방법
US5212117A (en) Method of manufacturing a semiconductor device contact structure using lift
JPS6154247B2 (ja)
JP2002118159A (ja) 不純物濃度プロファイル測定方法および薄膜試料の膜厚測定方法
JP3105273B2 (ja) レジストパターンの検査方法
JPH04148546A (ja) ビーム寸法測定用素子及びその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees