JPH0242716A - 半導体装置におけるレジストパターン形成方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、半導体装置において所望のパターンの配線を
得るためのレジストパターンの形成方法に関するもので
ある。

（従来の技術） 半導体装置においては機能素子を形成したのち、これら
の素子間に配線を施して各々の素子が電気的に連結され
所望の回路機能を得ている。この際、配線を単一層のみ
で行なうと、素子の集積度を上げるとともに配線が複雑
化して微ｍｌ化の限界に接近するため製造が困難であっ
た。そこで、ＩＣの高度集積化に伴い配線の占有面積を
少なくするため、配線を複数層とする多層配線が行われ
てきた。

多層配線は、例えば第２図に示すように、電極等の機能
素子を形成したシリコン基板１上に絶縁１模２を形成後
、例えば図の表裏方向に帯状となるような複数本の第１
層配線３を形成し、この第１層配線３を覆うように層間
絶縁膜４を形成し、更にこの層間絶縁膜４上に図の左右
方向に帯状となるよう第２層配線５′を形成している。

第１層配線３と、第２層配線５′との接続が必要な場合
には、層間絶縁膜４の所定の領域にスルーホール（図示
せず）を穿孔することにより異なる層の配線層を電気的
に接続していた。

配線の形成は次のようにして行なう０例えば、第２層配
線５′を形成する方法を第２図及び第２図のＡ部分を拡
大した第３図を用いて説明する。

すなわち、層間絶縁膜４の全面にアルミニウムから成る
配線層５を着膜し、その上にレジスト層６を着膜する。

そして、レジスト層６上にガラスマスクを通して、上方
より紫外線を照射する。ガラスマスクには所望のパター
ンが印刷されており、紫外線はこのパターン部分を通過
できず透明部分だけを通過するので、透明部分の下にあ
るレジストは現像液に可溶となる。露光後、現像波に入
れると、未露光の部分だけが残留し所望のレジストパタ
ーンが得られる。その後、このレジストパターンを用い
て配線層５のエツチングを行ない、レジストパターンを
除去して所望パターンの第２層配線５′を得る。

ここにおいて、第２層配線５′の下層の眉間絶縁膜４に
段差がある場合、配線パターンの細りが生じるという問
題点があった。ずなわち、ノー間絶縁膜４上に段差があ
る場合にこの段差に沿って配線ＷＩ５が形成され、この
配線層５上にレジストパターンを形成する際、アルミニ
ウム表面が高反射性であるために露光時に段差側面５ａ
からの乱反射による反射光の影響を受け、その部分のレ
ジストパターンが細くなることに起因している。

そのため従来は、レジスト層と配線層との界面に反射防
止膜を介在させたり、光を吸収する染料が含有された染
料入りレジスト等を使用することにより、反射光の影響
をなくして上記問題に対処していた。

（発明が解決しようとする課題） しかしたがら上記従来例の前者においては、レジストを
溶解する現ｔＪＡ液で反射防止膜を除去することができ
ず、配線層をエツチングする前に、反射防止膜を除去す
る工程を別に行なわなければならないという問題点があ
った。

また後者においては、染料入りのレジス１〜を用いるこ
とによってレジストの感度を低下させ、レジストパター
ンの形成の際により高い露光エネルギーを必要とするよ
うになっているので、レジストパターンが残留したい部
分においては、レジスト６の膜厚が厚くなる段差部で露
光不足となり、第４図に示すように、レジスト６を現像
してレジストパターンを得る際に不要なレジスト６ａが
残ってしまうおそれがあった。このレジスト残渣は、特
に段差の大きい多層配線のレジストパターンを形成する
ときに顕著となり、配線層５をエツチングする際にマス
クとなって不良パターンを形成し、半導体装置の歩留り
や信頼性の低下を招くという問題点があった。また、こ
のようなレジスト残渣を除去するためにはオーバー露光
をしたければならず、今度はレジストパターンとして残
留する部分において、第５図に示すように、オーバー露
光により肩部でレジストパターンの細りゃ切断６ｂが生
じるという問題点があった。

本発明は上記実情に驚みてなされたもので、染料入りの
レジストを用いるとともに、オーバー露光をすることな
くレジスト残渣を生じさせない半導体装置におけるレジ
ストパターン形成方法を提供することを目的としている
。

（課題を解決するための手段） 上記課題を解消するため本発明の半導体装置におけるレ
ジストパターン形成方法は、次の４つの工程を具備して
成る。

第１の工程として、配線層上の凹部にＳＯＧを塗布する
。

第２の工程として、このＳＯＧ上にレジスト層を形成す
る。

第３の工程として、前記レジスト層を露光させた後に現
像する。

第４．の工程として、前工程で露出したＳＯＧをエツチ
ングして除去することにより、ＳＯＧ及びレジス１−か
ら成る所望のレジストパターンを得る。

（作用） 本発明によれば、配線層上にＳＯＧを塗布することによ
り配線層上の凹部をＳＯＧが埋め、その上にレジスト層
を形成するので、レジストが厚く形成されることがなく
、レジストの下部が露光不足になることがない。

（実施例） 本発明の一実施例について図面を参照したがら説明する
。

シリコン基板上に着膜した絶縁膜２上の所定部分に第１
層配線３が形成されることによって、第１層配線３上に
着膜する層間絶縁膜４に段差が形成される。この眉間絶
縁膜４の全体を覆うようにアルミニウムから成る配線層
５がスパッタリング等で着膜されている。

本実施例によるレジストパターン形成方法は、先ず、高
反射性を有する前記配線層５上にスピンコータを用いて
５ＯＧ（Ｓｐｉｎ　　Ｏｎ　　Ｇｌａｓｓ）７を０．２
μｍ程度の膜厚に塗布する。５ＯＧ７の塗布は、ウェハ
を高速で回転させ、これに５ＯＧ７を垂らして遠心力で
ウェハ全面に広げるので、配線層５の凹部を５ＯＧ７が
理めるように塗布される。５ＯＧ７は、通常半導体装置
の平坦化で使用されるが、ここではＳＯＧの平坦性は要
求されず、配線層５の凹部を埋め、段差部の傾斜が緩や
かになる程度でよい。

次に、２５０℃で３０分間の加熱処理を行ない、５ＯＧ
７を乾燥させて硬化させる。これは、次工程で染料入り
レジスト８を塗布する際に、５ＯＧ７が溶けることによ
り、染料入りレジスト８と５ＯＧ７とが混合するのを防
止ためである。

次に、５ＯＧ７上に露光感度が低い染料入りレジスト８
を約１．５μｍの膜厚に塗布する。配線ＮＩ５の凹部は
５ＯＧ７で埋められているので、染料入りレジスト８が
特定部分で厚く形成されることがない。染料入りレジス
ト８は０ＦＰＲ−８００Ｙ（東京応化（株）製）を用い
た。真空チャック式のホットプレート型オープンを用い
て１１０℃で４５秒の露光前ベークを行ない、レジスト
を加熱して乾燥させ、溶媒を飛散させる。

次に、縮小投影露光装置を用いて染料入りレジスト８上
に所望パターンを投影して、染料入りレジスト８を露光
させる。ａ光エネルギーは２５０ｍＪ／ｃｍ’　とした
、染料入りレジスト８は上述したように５ＯＧ７上に着
膜され、厚く形成されることを防いでいるので、染料入
りレジスト８の下部においても露光不足となることがな
い。

染料入りレジスト８を露光した後、０ＦＰＲ８００Ｙ用
の現像液を用いて現像する。この工程で露光した部分の
染料入りレジスト８が溶解し、その下部の５ＯＧ７が露
出する。Ｂ出した５ＯＧ７をＲＩＥ法によりエツチング
を行ない、５ＯＧ７の下層の配線Ｎ５を露出させ、５Ｏ
Ｇ７及び染料入りレジスト８から成る所望のレジストパ
ターンを得る。５ＯＧ７のエツチングは、ＣＦ、と０２
の混合ガスを使用して行なった。

次に、配線層５のエツチングを行ない、レジストを除去
して所望のパターンを有する配線を形成する。この際、
配線の上には、レジストパターンを形成していたＳＯＧ
が残留するが、多層配線の場合、更にこの上に層間絶縁
膜を介して配線を形成するので、ＳＯＧは層間絶縁膜の
一部となるが、これにより半導体装置に影響を与えるこ
とはない。

（発明の効果） 本発明は、配線層上にＳＯＧを塗布することにより配線
層上の凹部をＳＯＧが埋め、その上にレジスト層を形成
するので、レジストが厚く形成されることがなく、レジ
スト露光時にレジストの下部が露光不足になることがな
い。

従って、レジストを現像してレジストパターンを得る際
に不要なレジストが残らないので、配線層をエツチング
する際にレジスト残渣がマスクとなって不良パターンを
形成することがなく、半導体装置の歩留りの向上を図る
ことができる。

【図面の簡単な説明】

第１図は本発明実施例のレジストパターン形成方法を説
明するための半導体装置の一部断面説明図、第２図は多
層配線が形成された半導体装置の断面説明図、第３図は
従来のレジストパターン形成方法においてレジスト層を
着膜した際の一部断面説明図、第４図及び第５図は従来
のレジストパターン形成方法においてレジストパターン
を形成した際の−・部断面説明図である。 １・・・・・・シリコン基板 ２・・・・・・絶縁膜 ３・・・・・・第１層配線 ４・・・・・・層間絶縁膜 ５・・・・・・配線層 ５′・・・第２層配線 ７・・・・・・５ＯＧ ８・・・・・・染料入りレジスト 第 図 第 図

Claims (1)

【特許請求の範囲】
1. 配線層上の凹部にＳＯＧを塗布する工程と、このＳＯＧ
   上にレジスト層を形成する工程と、前記レジスト層を露
   光させた後に現像する工程と、前工程で露出したＳＯＧ
   をエッチングして除去することにより、ＳＯＧ及びレジ
   ストから成る所望のレジストパターンを得る工程とを具
   備する半導体装置におけるレジストパターン形成方法。