JPH0238885A - 振動子アレイの駆動回路 - Google Patents
振動子アレイの駆動回路Info
- Publication number
- JPH0238885A JPH0238885A JP19101588A JP19101588A JPH0238885A JP H0238885 A JPH0238885 A JP H0238885A JP 19101588 A JP19101588 A JP 19101588A JP 19101588 A JP19101588 A JP 19101588A JP H0238885 A JPH0238885 A JP H0238885A
- Authority
- JP
- Japan
- Prior art keywords
- rom
- phase
- data
- cycle
- vibrator array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003111 delayed effect Effects 0.000 abstract description 4
- 230000002194 synthesizing effect Effects 0.000 abstract description 2
- 238000010276 construction Methods 0.000 abstract 1
- 239000000126 substance Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 230000010355 oscillation Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
Landscapes
- Measurement Of Velocity Or Position Using Acoustic Or Ultrasonic Waves (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
この発明は、振動子アレイより放射する超音波ビームを
スキ4−ンさせるための駆動回路に関する。
スキ4−ンさせるための駆動回路に関する。
[従来の技術]
この種の駆動回路を第3図に示している。
発振回路Iからのクロックを分周器2にて所定のクロッ
クCKに分周し、その分周したクロックCKをカウンタ
ー3でカウントしており、そのカウント値が読み出し専
用メモリ(ROM) 4の入力端子A。−八〇に入力さ
れることにより、ROM 4の所定のアドレスがアクセ
スされ、該ROMの出力端子01〜08にデータが出力
される。その読み出したデータ変化から多相周波信号を
得ていて、この多相周波信号を用いて各振動子で駆動す
る位相を制御することにより、振動子アレイより出力さ
れるビームの方向をスキャンさせている。5は、前記出
力端子O2〜08に出力されたデータをラッチするラッ
チ回路であり、6は、ラッチ回路にラッチトリガを与え
るラッチパルス回路である。7は、110M4の上位ア
ドレスに対して予め設定する数値設定器である。
クCKに分周し、その分周したクロックCKをカウンタ
ー3でカウントしており、そのカウント値が読み出し専
用メモリ(ROM) 4の入力端子A。−八〇に入力さ
れることにより、ROM 4の所定のアドレスがアクセ
スされ、該ROMの出力端子01〜08にデータが出力
される。その読み出したデータ変化から多相周波信号を
得ていて、この多相周波信号を用いて各振動子で駆動す
る位相を制御することにより、振動子アレイより出力さ
れるビームの方向をスキャンさせている。5は、前記出
力端子O2〜08に出力されたデータをラッチするラッ
チ回路であり、6は、ラッチ回路にラッチトリガを与え
るラッチパルス回路である。7は、110M4の上位ア
ドレスに対して予め設定する数値設定器である。
第4図は、上記の回路における動作を示すタイムヂャー
トを示している。
トを示している。
[発明が解決しようとする課題]
ところで、アドレス指定からデータ出力までのアクセス
タイムには、ROMの特性で決まる限界があるため、多
相周波信号の位相データの設定分解能、ひいては振動子
アレイの駆動周波数(キャリア)そのものにも限界を与
えるという欠点がある。
タイムには、ROMの特性で決まる限界があるため、多
相周波信号の位相データの設定分解能、ひいては振動子
アレイの駆動周波数(キャリア)そのものにも限界を与
えるという欠点がある。
ここで、実回路における°位相データの設定分解能から
要求されるアクセスタイムを考える。
要求されるアクセスタイムを考える。
15図に示した、振動子(X、〜X8)を間隔0.5λ
で一列に並べた振動子アレイにおいて、信号周波数75
KI42.中間周波数−455K Hz、スキャンピッ
チ2°としたときを例にとる。
で一列に並べた振動子アレイにおいて、信号周波数75
KI42.中間周波数−455K Hz、スキャンピッ
チ2°としたときを例にとる。
振動子X4に対する振動子X3の遅延ff1Dは、D=
0.5λ・5in2” 二〇’、017 λ =λ157 となり、位相量で表すと2π157となる。ここで、λ
は波長で、fλ=I500m/sより、r=75KHz
のとき、λ=2cmとなる。又、局発周波数は、□i
55−75=380KHzとなり、位相データの設定部
、つまり、クロック周期は、=46.20S(ナノセカ
ンド) 第6図は、各振動子を駆動する多相周波信号の位相関係
を示しており、振動子X4を基準とすると、振動子’A
3.X2.XIの順に46.2nsづつ位相を進め1、
逆に振動子Xs、X8.X7の順に位相を遅らせている
。
0.5λ・5in2” 二〇’、017 λ =λ157 となり、位相量で表すと2π157となる。ここで、λ
は波長で、fλ=I500m/sより、r=75KHz
のとき、λ=2cmとなる。又、局発周波数は、□i
55−75=380KHzとなり、位相データの設定部
、つまり、クロック周期は、=46.20S(ナノセカ
ンド) 第6図は、各振動子を駆動する多相周波信号の位相関係
を示しており、振動子X4を基準とすると、振動子’A
3.X2.XIの順に46.2nsづつ位相を進め1、
逆に振動子Xs、X8.X7の順に位相を遅らせている
。
このようにクロック周期が46゜2nsのときには、第
4図に示したように、ROM4のアクセスタイムTAは
46.2ns以下であることが必要となる。しかるに、
EP−ROMのアクセスタイムは150〜250nsで
あり、バイポーラROMのアクセスタイムは45〜65
nsであるため、このような従来のROMでは上述した
駆動回路を実現不可能であった。
4図に示したように、ROM4のアクセスタイムTAは
46.2ns以下であることが必要となる。しかるに、
EP−ROMのアクセスタイムは150〜250nsで
あり、バイポーラROMのアクセスタイムは45〜65
nsであるため、このような従来のROMでは上述した
駆動回路を実現不可能であった。
この発明は、上述した問題点をなくすためになされたも
のであり、従来のROMでもってアクセスタイムを高速
にして位相データの設定分解能を向上ざU・た振動子ア
レイの駆動回路を提供することを目的とする。
のであり、従来のROMでもってアクセスタイムを高速
にして位相データの設定分解能を向上ざU・た振動子ア
レイの駆動回路を提供することを目的とする。
[課題を解決するための手段〕
この発明の振動子アレイの駆動回路は、ROMより読み
出したデータで作成した多相周波信号でもって振動子ア
レイの各振動子で駆動する位相を制御して放射する超音
波ビームをスキャンさせる振動子アレイの駆動回路にお
いて、 複数N個の上記ROMと、前記各ROMに対してアクセ
スするタイミングをそれぞれl/N周期づつ遅らせる遅
延手段とを具備して各RO〜1より読み出したデータ1
u互を合成して多相周波信号を作成することを特徴とす
る。
出したデータで作成した多相周波信号でもって振動子ア
レイの各振動子で駆動する位相を制御して放射する超音
波ビームをスキャンさせる振動子アレイの駆動回路にお
いて、 複数N個の上記ROMと、前記各ROMに対してアクセ
スするタイミングをそれぞれl/N周期づつ遅らせる遅
延手段とを具備して各RO〜1より読み出したデータ1
u互を合成して多相周波信号を作成することを特徴とす
る。
[作用コ
上記構成によれば、各ROMより読み出したデータは、
l/N周期ずつずれているため、これらの各データを合
成すれば、周期を1/′Nとしたデータが得られ、RO
Mに対するアクセスタイムか等価的にl/Nの高速とな
る。
l/N周期ずつずれているため、これらの各データを合
成すれば、周期を1/′Nとしたデータが得られ、RO
Mに対するアクセスタイムか等価的にl/Nの高速とな
る。
[実施例]
第1図は、この発明の振動子アレイの駆動回路の一実施
−jを示す回路図であり、第3図と同一の部分には同一
の符号を付している。
−jを示す回路図であり、第3図と同一の部分には同一
の符号を付している。
カウンター3の各出力端子Q+−Qaは、RO1vi1
1のアドレス入力端子A。−A5にそれぞれ入力される
とともに、遅延手段としてのラッチ回路13を介して別
のROMI2のアドレス入力端子Ao゛〜A、゛にそれ
ぞれ接続される。又、カウンター3の出力端子Q0は、
前記ラッチ回路13のT端子に接続されるとともに、R
OMII+2のそれぞれのCS、CS端子に接続されろ
。数社設定器7の各出力端子は、ROMl112のそれ
ぞれのアドレス入力端子1こ接続される。ROM+1.
12のそれぞれの出力端子0.ないしo8は、同一端子
相互で接続され、そして各出力端子にはそれぞれラッチ
回路5が接続される。
1のアドレス入力端子A。−A5にそれぞれ入力される
とともに、遅延手段としてのラッチ回路13を介して別
のROMI2のアドレス入力端子Ao゛〜A、゛にそれ
ぞれ接続される。又、カウンター3の出力端子Q0は、
前記ラッチ回路13のT端子に接続されるとともに、R
OMII+2のそれぞれのCS、CS端子に接続されろ
。数社設定器7の各出力端子は、ROMl112のそれ
ぞれのアドレス入力端子1こ接続される。ROM+1.
12のそれぞれの出力端子0.ないしo8は、同一端子
相互で接続され、そして各出力端子にはそれぞれラッチ
回路5が接続される。
上記の駆動回路における動作を第2図のタイムチャート
を参照して説明する。
を参照して説明する。
ROMIIのアドレス入力端子へ〇には、カウンター3
の出力端子Q、が接続されているので、アドレスの読み
出し周期は、第3図の従来例の2倍になっており、RO
M11の出ツJ端子0.〜o8からは、92.4(=4
6.2X2)nsの周期で出力される。
の出力端子Q、が接続されているので、アドレスの読み
出し周期は、第3図の従来例の2倍になっており、RO
M11の出ツJ端子0.〜o8からは、92.4(=4
6.2X2)nsの周期で出力される。
一方、カウンター3の出力端子Q。がラッチ回路13の
T端子に入力されているので、ROM+2のアドレス入
力端子A。′〜As’に入力される信号は、ROM11
のアドレス入力端子A0〜A5に人力される信号より半
周期遅れとなり、このROM12の各出力端子o1〜0
8より出力されるデータらROMI 1から出力される
データより半周期遅れで出力される。従って、ROMI
+及びROM+2の各出力データを加算することにより
、第3図の回路構成で必要とされたアクセスタイム46
、2 ns間隔でデータが出力されるようになる。
T端子に入力されているので、ROM+2のアドレス入
力端子A。′〜As’に入力される信号は、ROM11
のアドレス入力端子A0〜A5に人力される信号より半
周期遅れとなり、このROM12の各出力端子o1〜0
8より出力されるデータらROMI 1から出力される
データより半周期遅れで出力される。従って、ROMI
+及びROM+2の各出力データを加算することにより
、第3図の回路構成で必要とされたアクセスタイム46
、2 ns間隔でデータが出力されるようになる。
一方、ROM11.+2のアクセスタイムは、92.4
ns以下でよいので北述した従来のROMを適用できる
。尚、上記実施例ではROMを2個用いたが、NIIU
用いれば、アクセスタイムを等価的にl/Hにすること
ができる。
ns以下でよいので北述した従来のROMを適用できる
。尚、上記実施例ではROMを2個用いたが、NIIU
用いれば、アクセスタイムを等価的にl/Hにすること
ができる。
[発明の効果]
以上説明したように、この発明によれば、それぞれアク
セスのタイミングをずらしたROMを複数個用い、各R
OMより出力されるデータを合成することにより、短い
周期で出力されるデータを得て、このデータより多相周
期信号を作成することにより、ROMのアクセスタイム
を等価的に早めたので、位相データの設定分解能を高め
ることができ、送受波のスキャンピッチを細かくできる
。
セスのタイミングをずらしたROMを複数個用い、各R
OMより出力されるデータを合成することにより、短い
周期で出力されるデータを得て、このデータより多相周
期信号を作成することにより、ROMのアクセスタイム
を等価的に早めたので、位相データの設定分解能を高め
ることができ、送受波のスキャンピッチを細かくできる
。
第1図はこの発明の振動子アレイの駆動回路の1実施例
を示す回路図、第2図は、第1図の回路における動作を
示すタイムチャート、第3図は、振動子アレイの従来の
駆動回路図、第4図は、第3図の回路における動作を示
すタイムチャート、第5図は振動子アレイの各振動子に
おける遅延量を示す図、第6図は、各振動子に印加され
る信号を示すタイムチャートである。 I・・・発振回路、2・・・分周器、3・・・カウンタ
ー5・・・ラッチ回路、6・・・ラッチパルス回路、7
・・・数値設定器、11.12・・・ROM、13・・
・ラッチ回路。 特許出願人 古野電気株式会社 代理人 弁理士 青白 葆 外I2 第 図 ダダF@1m[弓二二力 (川面5(詞ごυ 第 図 46.27IS 第 図 第 図
を示す回路図、第2図は、第1図の回路における動作を
示すタイムチャート、第3図は、振動子アレイの従来の
駆動回路図、第4図は、第3図の回路における動作を示
すタイムチャート、第5図は振動子アレイの各振動子に
おける遅延量を示す図、第6図は、各振動子に印加され
る信号を示すタイムチャートである。 I・・・発振回路、2・・・分周器、3・・・カウンタ
ー5・・・ラッチ回路、6・・・ラッチパルス回路、7
・・・数値設定器、11.12・・・ROM、13・・
・ラッチ回路。 特許出願人 古野電気株式会社 代理人 弁理士 青白 葆 外I2 第 図 ダダF@1m[弓二二力 (川面5(詞ごυ 第 図 46.27IS 第 図 第 図
Claims (1)
- (1)ROMより読み出したデータで作成した多相周波
信号でもって振動子アレイの各振動子で駆動する位相を
制御して放射する超音波ビームをスキャンさせる振動子
アレイの駆動回路において、複数N個の上記ROMと、
前記各ROMに対してアクセスするタイミングをそれぞ
れ1/N周期づつ遅らせる遅延手段とを具備して各RO
Mより読み出したデータ相互を合成して多相周波信号を
作成することを特徴とする振動子アレイの駆動回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19101588A JPH0238885A (ja) | 1988-07-28 | 1988-07-28 | 振動子アレイの駆動回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19101588A JPH0238885A (ja) | 1988-07-28 | 1988-07-28 | 振動子アレイの駆動回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0238885A true JPH0238885A (ja) | 1990-02-08 |
Family
ID=16267461
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19101588A Pending JPH0238885A (ja) | 1988-07-28 | 1988-07-28 | 振動子アレイの駆動回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0238885A (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS604327A (ja) * | 1983-06-22 | 1985-01-10 | Sony Tektronix Corp | デジタル・パタ−ン発生器 |
-
1988
- 1988-07-28 JP JP19101588A patent/JPH0238885A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS604327A (ja) * | 1983-06-22 | 1985-01-10 | Sony Tektronix Corp | デジタル・パタ−ン発生器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4257108A (en) | Pulse generator | |
EP0123411B1 (en) | Parallel processing of simultaneous ultrasound vectors | |
JPS6026344B2 (ja) | 刻時信号発生方式 | |
US5583410A (en) | Method and apparatus for multiplex control of a plurality of stepper motors | |
JPH0238885A (ja) | 振動子アレイの駆動回路 | |
US4692877A (en) | Digital timing control system with memory look ahead | |
JPS62243404A (ja) | フエ−ズド・アレ−・アンテナのビ−ム走査装置及び方法 | |
CA1241074A (en) | Digital pattern generator | |
JPH0772400A (ja) | ラスタ出力スキャナ(ros)プリンタのための多相ピクセルクロック | |
JPH0254096B2 (ja) | ||
JPH04229835A (ja) | 光ビーム偏向装置 | |
JP2831008B2 (ja) | 正弦波信号発生器 | |
JP2924030B2 (ja) | クロック信号選択回路 | |
JPS5924276A (ja) | フエイズドアレイ振動子駆動方式 | |
JPS6025097A (ja) | ダイナミツクラム駆動回路 | |
SU1443195A1 (ru) | Формирователь сигналов с угловой модул цией | |
JPS624981B2 (ja) | ||
JP2584702Y2 (ja) | 超音波ビーム指向方向制御装置 | |
KR0127133B1 (ko) | 디지탈 레이다의 리타임 메모리 전환회로 | |
SU375647A1 (ru) | Формирователь адреса сканирующего устройства | |
JPH0524324Y2 (ja) | ||
JPS6454907A (en) | Waveform generator | |
CN116256736A (zh) | 超声波声呐装置的多通道驱动系统和多通道驱动方法 | |
JPH0464433B2 (ja) | ||
JPS5842433B2 (ja) | 超音波振動子駆動装置 |