JPH0236422A - プログラム例外処理方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 種々のプログラム例外条件を検査し、異常があった場合
にはプログラム割込みの種別を割込み］−ドにしてソフ
トウェアに報告するプログラム例外処理方式に関し、 ハードウェアを改造させることなく、新しい割込みコー
ドの定義や割込みコードの変更、増加を可能とすること
を目的とし、 バイブラインａｉｌｌｔｌｌｌ方式の情報処理装置のプ
ログラム例外を検出し、異常があったときに割込みコー
ドを発生してソフトウェアへ報告するプログラム例外処
理方式において、最終ステージの例外検出回路の出力信
号を抑止して割込みを抑止する抑止手段と、前記抑止手
段により抑止される信号から例外の有無をチェックし、
例外検出時に例外処理用マイクロプログラムにブランチ
するブランチ手段と、前記マイクロプログラムの特定フ
ィールドのコードを前記割込みコードとして出力する割
込みコード出力手段と、前記マイクロプログラムにより
前記抑止手段による抑止を解除して前記例外検出回路の
出力信号を出力させ、前記割込みコード出力手段からの
割込みコードによる割込みを行なわせる割込み手段とか
ら構成する。

〔産業上の利用分野］ 本発明はプログラム例外処理方式に係り、特に種々のプ
ログラム例外条件を検査し、異常があった場合にはプロ
グラム割込みの種別を割込みコードにしてソフトウェア
に報告するプログラム例外処理方式に関する。

情報処理装置の中央処理装置（ＣＰＵ）では命令の実行
の際、ソフトウェアのプログラムミス又は使用者の与え
た不当データによる種々のプログラム例外条件を検査し
、異常があった場合にはプログラム割込みを起し、例外
割込みの種別を割込みコードにしてソフトウェアへ報告
しなければならない。従って、上記の割込みコードの発
生が重要となる。

〔従来の技術〕

第５図は従来のプログラム例外処理方式の一例のブロッ
ク図を示す。同図中、１〜７は本来の命令処理のための
回路の一部で、１は命令コードレジスタ、２は制御記憶
（Ｃ８）回路、３〜７は夫々パイプラインタグ（制御フ
リップフロップ群）である。命令読出しによって得られ
た命令コードは命令コードレジスタ１に一時記憶された
後、Ｏ８回路２に供給されて対応するマイクロプログラ
ムを読み出させ、パイプラインタグ３〜７に順次流す。

この情報処理装置はパイプライン制御方式にて動作を行
なう装置であり、上記のタグ３〜７により図示していな
い各ステージの回路を順に制御することにより、命令が
実行される。

他方、８〜３６は例外処理のための回路で、８は命令読
出し例外検出回路、９は命令例外、特権例外検出回路、
１０はオペランド（、ＯＰ）アドレス例外検出回路、１
１はＯＰアクセス例外検出回路、１２は演弾例外検出回
路であり、これらの例外検出回路８〜１２はハードウェ
アによって所定の例外を検出し、その検出信号をコード
化して出力する論理回路で、その出力例外コードは例外
」−ドレジスタ２５．２６，２８．３０．３２゜３４．
３６でパイプラインの各ステージと共に伝送される。

また、命令読出し例外検出回路８の出力信号はフリップ
フロップ（以下Ｆ／Ｆと記す）１３゜１４、ＯＲ回路１
５．Ｆ／Ｆｌ　６．ＯＲ回路１７゜Ｆ／Ｆ１８．ＯＲ回
路１９．Ｆ／Ｆ２０．ＯＲ回路２１．Ｆ／Ｆ２２．ＯＲ
回路２３．及びＦ／Ｆ２４を順次に介して出力される。

ＯＲ回路１５゜１７．１９．２１の他方の入力端子には
命令例外。

特権例外検出回路９．ＯＰアドレス例外検出回路１０．
０Ｐアクセス例外検出回路１１．演算例外検出回路１２
の出力が供給される。例外コード出力時にのみ、Ｆ／Ｆ
１３，１４．１８．２０゜２２はオン（セット状態）と
され、そのときの出力信号で選択回路２７，２９．３１
，３３．３５により前ステージの例外コードレジスタ２
６゜２８．３０，３２．３４の出力を選択出力させ、そ
れ以外は現ステージの例外検出回路９．１０゜１１．１
２．又は例外フードレジスタ３６の出力を選択出力させ
る。

従って、何らかの例外発生時にはＦ／Ｆ２４の出力信号
はオンとなり、かつ、例外コードレジスタ３６には例外
検出された最先のステージの例外コードが優先して供給
される。

ここで、パイプライン制御はＤ（データ）、Ａ（アドレ
ス）、Ｔ（１−ランスレージョン）、Ｂ（バッファ）、
Ｅ（エグゼキューション）、Ｗ（ライト）の各ステージ
（サイクル）からなり、各データはＤ→Ａ−＋Ｔ−＋８
−＋Ｅ→Ｗの順で各ステ−ジ所定の処理を順次施され、
かつ、異なるデータは同時刻では異なるステージにおけ
る処理を施されている。従って、成るステージで例外が
検出されたときは、それ以降のステージのデータ処理は
無効なので、上記の如く例外コードレジスタ３６からは
例外検出された最先のステージの例外コードだけが前記
割込みコードとして取り出される。

第６図は、Ａステージの例外処理回路をより詳細に図示
したブロック図を示す。同図中、第５図と同一構成部分
には同一符号を付しである。第６図において、Ａステー
ジのタグ３のＰＣＲで示すフィールドには、Ａステージ
の処理を制御する汎用の制御コードが記憶され、ＯＰｘ
及びＰＲＶで示す各フィールドには夫々命令例外、特権
例外の検出条件の種類を表わすコードが記憶されており
、これらの各コードはデコーダ３８．９１．９２に夫々
供給されてデコードされる。

デコーダ９１．９２の各出力信号は夫々命令例外検査回
路９３．特権例外検査回路９４に供給され、ここで例外
の有無が検査された復優先順位及び論理和回路９５によ
り優先順にエンコード９６に供給されると共に論理和を
とられてからＯＲ（論理和）回路１５に供給される。

選択回路２７は前記Ａステージの例外検出Ｆ／Ｆ１４が
オンのとぎには（すなわち、命令読出し例外検出時には
）例外コードレジスタ２６の例外コードを選択出力し、
例外検出Ｆ／Ｆ１４がオフのときには上記エンコーダ９
６の出力信号を選択出力するように切換わり、■ステー
ジの例外フードレジスタ（ＴＸＣ）２８へその出力信号
を供給する。また、ＯＲ回路１５からの信号はＴステー
ジの例外検出Ｆ／Ｆ　（ＴＸＶ）１６に供給され、例外
検出時はこれをオン、例外が検出されないときはこれを
オフの状態に保持する。

（発明が解決しようとする課題〕 しかるに、従来のプログラム例外処理方式は検出した例
外の割込みコードは、上記の如くハードウェアの回路で
発生しているため、情報処理装置に対する機能拡張の要
求が増し、新しい割込みコードの定義や割込みコードの
変更の必要が生じた場合は、ハードウェアを改造しなけ
ればならず、そのため、多大な費用と工数を必要とする
という問題点があった。また、発生する割込みコードの
パターンを増すと、ハードウェアが増加するという問題
点もあった。

本発明は、以上の点に鑑みてなされたもので、ハードウ
ェアを改造させることなく、新しい割込みコードの定義
や割込みコードの変更、増加を可能とするプログラム例
外処理方式を提供することを目的とする。

〔課題を解決するための手段〕

第１図は本発明の原理構成図を示す。本発明はパイプラ
イン制御方式の情報処ｍ装置のプログラム例外を検出し
、異常があったときに割込みコードを発生してソフトウ
ェアへ報告するプログラム例外処理方式において、Ｗス
テージの例外検出回路の出力信号を抑止して割込みを抑
止する抑止手段４１と、例外検出用マイクロプログラム
にブランチするブランチ手段４２と、割込みコード出力
手段４３及び割込み手段４４より構成したものである。

上記のｖｒ込みコード出力手段４３は前記マイクロプロ
グラムの特定フィールドのコードを割込みコードとして
出力する。また、割込み手段４４は前記ブランチしたマ
イクロプログラムにより抑止手段４１による抑止を解除
して例外検出回路の出力信号を出力させ、割込みコード
出力手段４３からの割込みコードによる割込みを行なわ
せる。

（作用） 本発明の原理作用について第１図及び第２図と共に説明
する。何らかの命令処理の後（第２図中のステップＳＬ
）、抑止手段４１によりＷステージの例外検出回路の出
力を抑止して割込みを抑止し、ブランチ手段４２により
例外検出の有無をチェックする（第２図中のステップ８
２　、８３　）。

上記チェックの結果、例外が無いときはパイプライン制
御による通常の命令処理が実行される（第２図中のステ
ップＳ４　）。これに対して、例外が検出されたときは
例外処理用マイクロプログラムにブランチして割込みコ
ード出力手段４３によりそのマイクロプログラムの特定
フィールドのコードを割込みコードとして出力し、かつ
、割込み手段４４により抑止手段４１による抑止を解除
して例外検出信号を出力させる（第２図中、スブ゛ツブ
Ｓｓ）。ステップＳ４又はＳ５の処理後終了となる（第
２図中、ステップＳｓ　）。

このように、本発明によれば、割込みコードを新しく定
義したようなとぎは、ハードウェアではなく、マイクロ
プログラムによりυ［込みコードを発生することかでき
る。

〔実施例〕

第３図は本発明の一実施例のブロック図を示す。

同図中、第１図、第５図と同−構成部分には同一符号を
付し、その説明を省略する。第３図において、５１は３
人力ＯＲ回路（論理和回路）で、従来に比べて後述する
如く１人力増加している。

また、５２はゲート回路で、前記した抑止手段４１を構
成しており、Ｗステージの例外検出用Ｆ／Ｆ２２の出力
側に設けられており、そのゲート出力をＯＲ回路２３を
通してＦ／Ｆ２４に印加する。　更に、５３は３人ツノ
の選択回路で、パイプラインタグ３よりの例外検出条件
の種類を表わηコードが印加される点が従来と異なる。

また更に５４はフリップフロップ（Ｆ／Ｆ）で、前記ブ
ランチ手段４２を構成し、その出力がマイクロブランチ
条件を示し、Ｃ８回路２のアドレスを決定する回路へ出
力される。

なお、パイプラインタグ３〜７により前記割込み手段４
４が構成されており、また例外」−ドレジスタ２８．３
０，３２，３４．３６．選択回路５３．２９．３１．３
３．３５により前記割込みコード出力手段４３が構成さ
れている。

このように、第５図に示した従来方式に比べて、本実施
例はゲート回路５２及びＦ／Ｆ５４が夫々追加され、か
つ、ＡステージのＯＲ回路５１が３入力で選択回路５３
も３人力である点が従来方式第４図は、第３図のＡステ
ージの一実施例のブロック図を示す。同図中、第３図及
び第６図と同一構成部分には同一符号を付し、その説明
を省略する。第４図と第６図の泪違点はパイプラインタ
グ３のＰＣＲフィールドのデコーダ３８の出力をＯＲ（
論理和）回路５１の入力に追加されると共に選択回路５
３の選択条件を決める符号として追加される点と、選択
回路５３″Ｃ−選択する符号としてパイプラインタグ３
のＯＰＸ、ＰＲＶの各フィールドの出力信号をバス５５
を介して供給する構成とした点である。

次に第３図及び第４図の動作について説明する。

Ａステージのタグ３より与えられる例外検出条件に基づ
いて、例外検出回路９により未定義命令入力時は命令例
外が検出され、またオペレーティングシステム（Ｏ８）
でしか使用できない命令がユーザプログラムにでてきた
ときなどは特権例外として検出される。

また、オペランドアドレスがメモリの範囲を超えていた
場合などの○Ｐアドレス例外はＯＰアドレス例外検出（
Ｃ路１０により検出され、例えばメ［りのリードしか許
されない頭１或をライトするようアクセスしたときなど
１よＯＰアクセス例外検出回路１１により検出され、更
に演算結果がオーバーフローやアンダー７０−したとき
などの演Ｑ例外は演算例外検出回路１２により検出され
る。これらの例外検出時は従来と同様にＦ／ド２４の出
力信号が所定値となり、かつ、例外」−ドレジスタ３６
からは例外検出された最先のステージの例外コードが割
込みコードとして取り出される。

次に、新しい割込みコードを電入したとすると、そのと
きに、Ｏ８回路２から読出されたマイクロプログラムの
コードがパイプラインタグ３〜７に流され、パイプライ
ンタグ７の出力信号によりＷステージの例外検出回路を
構成するＦ／Ｆ２２の出力信号の通過を阻止するようゲ
ート回路５２が制御される。また、これと同時にゲート
回路５２により阻止（抑止）されたＦ／Ｆ２２の出力信
号はＦ／Ｆ５４に印加され、記憶される。

このＦ／Ｆ５４の出力信号はマイクロブランチ条件を示
すコードとしてＣ８回路２０次のマイクロプログラムの
コードを実行するアドレスを決定する回路（図示せず）
へ供給される。このコードの値は例外検出を示しており
、これにより例外処理用マイクロプログラムにブランチ
する。

この例外処理用マイクロプログラムのコードはＡステー
ジのタグ３に一時記憶され、そのうち第４図に示すＰＣ
Ｒフィールドの制御コードはデコーダ３８でデコードさ
れたＩＯＲ回路（論理和回路）５１を通してＴステージ
の例外検出用Ｆ／Ｆ（ＴＸＶ）１６をオンとする一方、
選択回路５３に印加されて、バス５５を介して入力され
るＯＰＸ及びＰＲＶの各フィールドの例外コードを選択
出力させるよう切換１ｔｌｌｌＸｌする。

これにより、選択回路５３より取り出された例外コード
はＴステージの例外コードレジスタ（ＴＸＣ）２８に一
時記憶された後、第３図に示す選択回路２つ１例外コー
ドレジスタ３０１選択回路３１、例外コードレジスタ３
２９選択回路３３を順次通してＷステージの例外コード
レジスタ３４に到る。

一方、上記例外コードの転送に同期して、ＴＸＶ１６の
所定値の出力信号がＯＲ回路１７．Ｆ／Ｆ１８．ＯＲ回
路１９．Ｆ／Ｆ２０．ＯＲ回路２１を順次通してＷステ
ージのＦ／Ｆ２２に到り、これをオンとする。このとき
、パイプラインタグ７の出力信号によりゲート回路５２
がそれまでの抑止状態を解除されるため、オンとされて
いるＦ／Ｆ２２からの所定値の信号はゲート回路５２゜
ＯＲ回路２３を通してＦ／Ｆ２４に供給され、これをオ
ンとし例外検出信号として出力される。

また、これと同時に例外コードレジスタ３４からの前記
例外コードが選択回路３５及び例外コードレジスタ３６
を夫々通して割込みコードとして出力される。

このようにして、本実施例によれば、例外処理マイクロ
プログラムでＯＰＸ、ｒ’ＲＶ各フィ一フイールドの値
を設定し、それを例外コードレジスタ２８に入力するこ
とにより、新しい割込みコードを作ることができる。

なお、本発明は上記の実施例に限定されるものではなく
、例えば、３人力ＯＲ回路５１．３人力選択回路５３は
、Ｔステージ、Ｂステージ又はＥステージに設けること
もでき、また他のバイブライン制御方式にも同様にして
適用することができる。

【図面の簡単な説明】

第１図は本発明の原理構成図、 第２図は本発明の詳細な説明用フローチャート、第３図
は本発明の一実施例のブロック図、第４図は第３図の要
部の一実施例のブロック図、第５図は従来方式の一例の
ブロック図、第６図は第５図の要部の一例のブロック図
である。 〔発明の効果〕 上述の如く、本発明によれば、マイクロプログラムによ
り割込みコードを発生することができるため、ハードウ
ェアを改造することなく新しい割込みコードの定義や割
込みコードの変更、増加ができ、新しい割込みコードの
定義などに際し、従来のハードウェアの改造に要する費
用、工数に比べて大幅に費用、工数を低減することがで
きる等の特長を有するものである。 図において、 ４１は抑止手段、 ４２はブランヂ手、段、 ４３は割込みコード出力手段、 ４４は割込み手段 を示す。

Claims (1)

1. 【特許請求の範囲】 パイプライン制御方式の情報処理装置のプログラム例外
   を検出し、異常があったときに割込みコードを発生して
   ソフトウェアに報告するプログラム例外処理方式におい
   て、 最終ステージの例外検出回路の出力信号を抑止して割込
   みを抑止する抑止手段（４１）と、前記抑止手段（４１
   ）により抑止される信号から例外の有無をチェックし、
   例外検出時に例外処理用マイクロプログラムにブランチ
   するブランチ手段（４２）と、 前記マイクロプログラムの特定フィールドのコードを前
   記割込みコードとして出力する割込みコード出力手段（
   ４３）と、 前記マイクロプログラムにより前記抑止手段（４１）に
   よる抑止を解除して前記例外検出回路の出力信号を出力
   させ、前記割込みコード出力手段（４３）からの割込み
   コードによる割込みを行なわせる割込み手段（４４）と
   からなることを特徴とするプログラム例外処理方式。