JPH0236372A - サイリスタの選別法 - Google Patents
サイリスタの選別法Info
- Publication number
- JPH0236372A JPH0236372A JP18710288A JP18710288A JPH0236372A JP H0236372 A JPH0236372 A JP H0236372A JP 18710288 A JP18710288 A JP 18710288A JP 18710288 A JP18710288 A JP 18710288A JP H0236372 A JPH0236372 A JP H0236372A
- Authority
- JP
- Japan
- Prior art keywords
- anode
- cathode
- electrode
- thyristor
- junction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 10
- 230000015556 catabolic process Effects 0.000 claims description 5
- 230000007547 defect Effects 0.000 abstract description 9
- 239000000758 substrate Substances 0.000 abstract description 2
- 230000035515 penetration Effects 0.000 abstract 1
- 238000012216 screening Methods 0.000 description 7
- 230000002950 deficient Effects 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 3
- 238000004080 punching Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 2
- 230000007774 longterm Effects 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はサイリスタの選別法に関し特にサイリスタの順
方向バイアス側耐圧部及び逆方向バイアス側耐圧部の不
具合検出のための選別法に関する。
方向バイアス側耐圧部及び逆方向バイアス側耐圧部の不
具合検出のための選別法に関する。
第１図にサイリスタの構造図を示す。この図において１
はＰ形エミッタ、２はＮ形ベース、３はＰ形ベース、４
はＮ形エミッタ、５はＰ形エミッタより伸びるＰ膨突き
抜は領域、６はアノード電極、７はカソード電極、８は
ゲート電極、９はゲートポンディング線、１２はカソー
ドポンディング線である。尚Ｐ形ベース３とＰ形エミッ
タ突き抜は領域５間のＮ形ベース３内にチャンネルスト
ッパとしてＮ＋層１０が設けられている。又このサイリ
スタの各接合端はＳｉＯ□等の絶縁膜１１により保護さ
れている。
はＰ形エミッタ、２はＮ形ベース、３はＰ形ベース、４
はＮ形エミッタ、５はＰ形エミッタより伸びるＰ膨突き
抜は領域、６はアノード電極、７はカソード電極、８は
ゲート電極、９はゲートポンディング線、１２はカソー
ドポンディング線である。尚Ｐ形ベース３とＰ形エミッ
タ突き抜は領域５間のＮ形ベース３内にチャンネルスト
ッパとしてＮ＋層１０が設けられている。又このサイリ
スタの各接合端はＳｉＯ□等の絶縁膜１１により保護さ
れている。
本構造のサイリスタの順方向バイアス側及び逆方向バイ
アス側耐圧の選別法としては通常法のよう・な方策にて
行われる。すなわちＰ形ベース３とギ形ベース２間及び
Ｐ形エミ、り１とＮ形ベース２間の空乏層の延びをあら
かじめ想定して所定電圧印加時の漏れ電流値に基準を設
けて選別するか、ＰＮ接合のブレークダウン電圧が所定
の規格を越えているかのどちらかあるいは相方を用いて
の選別法が取らｈていた。
アス側耐圧の選別法としては通常法のよう・な方策にて
行われる。すなわちＰ形ベース３とギ形ベース２間及び
Ｐ形エミ、り１とＮ形ベース２間の空乏層の延びをあら
かじめ想定して所定電圧印加時の漏れ電流値に基準を設
けて選別するか、ＰＮ接合のブレークダウン電圧が所定
の規格を越えているかのどちらかあるいは相方を用いて
の選別法が取らｈていた。
上述した従来の選別法においての選別結果ではほとんど
の素子の選別後の特性としては劣化は考えられなかった
。ところが樹脂封止型構造のものにおいてブロッキング
試験等の長期ライフテストにおいてアノードカソード間
の耐圧が劣化する不具合が発生した。この不具合事故を
調査した結果、以下の２点の原因があることが判明した
。
の素子の選別後の特性としては劣化は考えられなかった
。ところが樹脂封止型構造のものにおいてブロッキング
試験等の長期ライフテストにおいてアノードカソード間
の耐圧が劣化する不具合が発生した。この不具合事故を
調査した結果、以下の２点の原因があることが判明した
。
第１の原因として、第２図に示すように、ゲートポンデ
ィングワイヤ９あるいはカソードポンディングワイヤー
１２のポンディング部の位置がずれＮ形ベース２上の絶
縁膜１１迄ずれること。
ィングワイヤ９あるいはカソードポンディングワイヤー
１２のポンディング部の位置がずれＮ形ベース２上の絶
縁膜１１迄ずれること。
第２として第３図に示すように、Ｎ形ベース３上の絶縁
膜１１上に絶縁膜選択除去時に起きたと見られるピンホ
ールがあったことである。従来の選別法ではこの様に劣
化傾向のある素子の選別除去が出来なかったものと考え
られる。
膜１１上に絶縁膜選択除去時に起きたと見られるピンホ
ールがあったことである。従来の選別法ではこの様に劣
化傾向のある素子の選別除去が出来なかったものと考え
られる。
本発明はこの様な長期的に劣化傾向のある素子を初期的
に加速して選別することを目的としている。
に加速して選別することを目的としている。
本発明による選別法はＮ形ベース上の絶縁膜の不具合検
出のため７ノード、カソード間に形成される２種のダイ
オードにブレークダウン電圧以上の大電圧を複数回印加
する工程と、しかる後に少なくとも一方のダイオードに
所定の電圧を印加して漏れ電流値を測定する工程とを有
している。
出のため７ノード、カソード間に形成される２種のダイ
オードにブレークダウン電圧以上の大電圧を複数回印加
する工程と、しかる後に少なくとも一方のダイオードに
所定の電圧を印加して漏れ電流値を測定する工程とを有
している。
すなわち、突き抜は領域を有するＰ形エミッタを有し、
Ｎ形エミッタ層とＰ形ベース層とＮ形ベース層とＰ形エ
ミッタ層が基板の一主面に露出する形のサイリスタ構造
に７ノード電極とカソード電極及びゲート電極を設はア
ノード電極をリードフレームに被着させカソード電極及
びゲート電極をそれぞれポンディング線にて外部に引き
出す形のサイリスタ素子に対してポンディング線及びア
ノードカソード間の接合の不具合検出のためゲートアノ
ード間又はカソードアノード間に電圧を印加ししかる後
に接合の漏れ電流を測定し選別するものである。
Ｎ形エミッタ層とＰ形ベース層とＮ形ベース層とＰ形エ
ミッタ層が基板の一主面に露出する形のサイリスタ構造
に７ノード電極とカソード電極及びゲート電極を設はア
ノード電極をリードフレームに被着させカソード電極及
びゲート電極をそれぞれポンディング線にて外部に引き
出す形のサイリスタ素子に対してポンディング線及びア
ノードカソード間の接合の不具合検出のためゲートアノ
ード間又はカソードアノード間に電圧を印加ししかる後
に接合の漏れ電流を測定し選別するものである。
次に本発明について図面を参照して説明する。
第４図はアノード、カソード間に形成される接合の電圧
電流特性である。Ｎ形ベース２上の絶縁膜１１の不具合
を検出するためには長期試験と同等の加速性をこの周辺
部に加えなければならない。
電流特性である。Ｎ形ベース２上の絶縁膜１１の不具合
を検出するためには長期試験と同等の加速性をこの周辺
部に加えなければならない。
劣化する要因は樹脂中に含まれる可動イオンの不具合部
への集中するものと考えられる。可動イオンは電圧によ
り加速集中させることが出来るものと判断し過電圧印加
が適当であると判断した。すなわち所定以上の電圧を印
加することにより不具合部への電力集中をはかり不具合
部の劣化を加速することが出来るものである。劣化の判
断は順方向及び逆方向への数回の大電圧の印加後に漏れ
電流の値の変動を見ればよいこととなる。
への集中するものと考えられる。可動イオンは電圧によ
り加速集中させることが出来るものと判断し過電圧印加
が適当であると判断した。すなわち所定以上の電圧を印
加することにより不具合部への電力集中をはかり不具合
部の劣化を加速することが出来るものである。劣化の判
断は順方向及び逆方向への数回の大電圧の印加後に漏れ
電流の値の変動を見ればよいこととなる。
この選別を行なった素子をライフテストにかけた結果不
良が発生したロットよりの不具合の再発はなかった。又
選別時の不良品を開封した結果ライフテストで発生した
ものと同様な不具合が見つかりスクリーニング効果が確
認された。
良が発生したロットよりの不具合の再発はなかった。又
選別時の不良品を開封した結果ライフテストで発生した
ものと同様な不具合が見つかりスクリーニング効果が確
認された。
以上説明したように順方向及び逆方向に数回大電圧を印
加し、しかる後に接合の漏れ電流を測定することは不具
合検出に多大に効果があった。
加し、しかる後に接合の漏れ電流を測定することは不具
合検出に多大に効果があった。
第１図はサイリスタの一般的な組立断面図、第２図、第
３図はそれぞれサイリスタの故障原因を説明するための
断面図、第４図はアノード、カソード接合の電圧電流特
性を示すグラフである。 １・・・・・・Ｐ型エミッタ、２・・・・・・Ｎｕベー
ス、３・・・・・・Ｐ型ベース、４・・・・・・Ｎ型エ
ミッタ、５・・・・・・Ｐ型エミッタ突き抜は領域、６
・・・・・・７ノード電極、７・・・・・・カソード電
極、８・・・・・・ゲート電極、９・・・・・・ゲート
ポンディング線、１０・・・・・・Ｎ型層、１１・・・
・・・絶縁膜、１２・・・・・・カソードポンディング
線。 代理人 弁理士 内 原 晋
３図はそれぞれサイリスタの故障原因を説明するための
断面図、第４図はアノード、カソード接合の電圧電流特
性を示すグラフである。 １・・・・・・Ｐ型エミッタ、２・・・・・・Ｎｕベー
ス、３・・・・・・Ｐ型ベース、４・・・・・・Ｎ型エ
ミッタ、５・・・・・・Ｐ型エミッタ突き抜は領域、６
・・・・・・７ノード電極、７・・・・・・カソード電
極、８・・・・・・ゲート電極、９・・・・・・ゲート
ポンディング線、１０・・・・・・Ｎ型層、１１・・・
・・・絶縁膜、１２・・・・・・カソードポンディング
線。 代理人 弁理士 内 原 晋
Claims (1)
- アノード、カソード間に形成される２種のダイオード
に該ダイオードのそれぞれのブレークダウン電圧以上の
大電圧を複数回印加する工程と、しかる後に前記２種の
ダイオードの少なくとも一方に所定の電圧を印加して漏
れ電流値を測定する工程とを有することを特徴とするサ
イリスタの選別法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18710288A JPH0236372A (ja) | 1988-07-26 | 1988-07-26 | サイリスタの選別法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18710288A JPH0236372A (ja) | 1988-07-26 | 1988-07-26 | サイリスタの選別法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0236372A true JPH0236372A (ja) | 1990-02-06 |
Family
ID=16200142
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18710288A Pending JPH0236372A (ja) | 1988-07-26 | 1988-07-26 | サイリスタの選別法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0236372A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003510763A (ja) * | 1999-09-22 | 2003-03-18 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 有機エレクトロルミネセント装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5036462U (ja) * | 1973-07-26 | 1975-04-17 |
-
1988
- 1988-07-26 JP JP18710288A patent/JPH0236372A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5036462U (ja) * | 1973-07-26 | 1975-04-17 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003510763A (ja) * | 1999-09-22 | 2003-03-18 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 有機エレクトロルミネセント装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101512685B (zh) | 给低压线路提供过电压保护的集成电路 | |
| US3443171A (en) | Symmetrical switching controlled rectifier with non-overlapped emitters | |
| CA1201215A (en) | Gate turn-off thyristor | |
| US5831291A (en) | Insulated gate bipolar transistors | |
| JP3338666B2 (ja) | 逆方向電力パルスへの良好な抵抗を有するｉｇｂｔ電力デバイス | |
| US3914782A (en) | Reverse conducting thyristor and process for producing the same | |
| JPH0236372A (ja) | サイリスタの選別法 | |
| US5945691A (en) | Semiconductor device for preventing destruction during a turn-off state | |
| JP4449428B2 (ja) | 半導体装置の製造方法および半導体装置の試験方法 | |
| US20040012034A1 (en) | Planar diac | |
| JPS5921170B2 (ja) | Ｍｏｓ型半導体装置 | |
| US4063278A (en) | Semiconductor switch having sensitive gate characteristics at high temperatures | |
| US3453508A (en) | Pinch-off shunt for controlled rectifiers | |
| JPH05343662A (ja) | 半導体装置およびその製造方法 | |
| EP0151019B1 (en) | Gate turn-off thryistor | |
| JP2557818B2 (ja) | 逆導通ゲ−トタ−ンオフサイリスタ装置 | |
| US3284680A (en) | Semiconductor switch | |
| JP3289455B2 (ja) | バイポーラ形半導体装置 | |
| CN102347373B (zh) | 肖特基二极管 | |
| JPH0212938A (ja) | 半導体素子製造方法 | |
| JPS5931221B2 (ja) | 逆導通サイリスタ | |
| JPS634678A (ja) | 静電誘導形サイリスタ | |
| US3354363A (en) | Pnpn switch with ? so that conductivity modulation results during turn-off | |
| JPS60216583A (ja) | 半導体装置 | |
| JPH0479374A (ja) | 逆導通型ゲートターンオフサイリスタ |