JPH0236228U - - Google Patents
Info
- Publication number
- JPH0236228U JPH0236228U JP11418788U JP11418788U JPH0236228U JP H0236228 U JPH0236228 U JP H0236228U JP 11418788 U JP11418788 U JP 11418788U JP 11418788 U JP11418788 U JP 11418788U JP H0236228 U JPH0236228 U JP H0236228U
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- resistor
- gate
- transistor
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Electronic Switches (AREA)
Description
第１図は本考案の一実施例を示すＦＥＴゲート
回路の結線図、第２図は従来のＦＥＴゲート回路
の結線図である。 １……ＦＥＴ、２……ゲートトランス、３……
第１の回路、４……第２の回路、５……第３の回
路、６……トランジスタ、７，８……ダイオード
、９，１０，１１，１２……抵抗。
回路の結線図、第２図は従来のＦＥＴゲート回路
の結線図である。 １……ＦＥＴ、２……ゲートトランス、３……
第１の回路、４……第２の回路、５……第３の回
路、６……トランジスタ、７，８……ダイオード
、９，１０，１１，１２……抵抗。
Claims (1)
- 【実用新案登録請求の範囲】 ＦＥＴ１のゲートＧとソースＳの間に、抵抗９
を含む第１の回路３と、抵抗１０およびベースＢ
とエミツタＥの間にダイオード７を接続したトラ
ンジスタ６よりなる第２の回路４と、抵抗１１お
よび１２よりなる第３の回路５と、さらにゲート
トランス２を含む回路とを接続したＦＥＴゲート
回路において、 前記第２の回路４における抵抗１０とトランジ
スタ６との間に、ダイオード８を直列接続したこ
とを特徴とするＦＥＴゲート回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11418788U JPH0236228U (ja) | 1988-08-31 | 1988-08-31 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11418788U JPH0236228U (ja) | 1988-08-31 | 1988-08-31 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0236228U true JPH0236228U (ja) | 1990-03-08 |
Family
ID=31354707
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11418788U Pending JPH0236228U (ja) | 1988-08-31 | 1988-08-31 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0236228U (ja) |
-
1988
- 1988-08-31 JP JP11418788U patent/JPH0236228U/ja active Pending