JPS6181212U - - Google Patents
Info
- Publication number
- JPS6181212U JPS6181212U JP16551284U JP16551284U JPS6181212U JP S6181212 U JPS6181212 U JP S6181212U JP 16551284 U JP16551284 U JP 16551284U JP 16551284 U JP16551284 U JP 16551284U JP S6181212 U JPS6181212 U JP S6181212U
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- fet
- gate
- amplifier circuit
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Amplifiers (AREA)
Description
第１図は本考案の一実施例の増幅回路の回路図
、第２図は従来の増幅回路の回路図である。 １…ソース抵抗、２…ＦＥＴ、３…ダイオード
、４…容量性回路、５…トランジスタ、６…抵抗
。
、第２図は従来の増幅回路の回路図である。 １…ソース抵抗、２…ＦＥＴ、３…ダイオード
、４…容量性回路、５…トランジスタ、６…抵抗
。
Claims (1)
- ＦＥＴと、ベース・エミツタ間に抵抗を接続し
たトランジスタとで成り、該トランジスタを上記
ＦＥＴのゲートに接続して、該トランジスタによ
り該ゲート側の電流をリークさせるようにしたこ
とを特徴とする増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16551284U JPS6181212U (ja) | 1984-10-31 | 1984-10-31 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16551284U JPS6181212U (ja) | 1984-10-31 | 1984-10-31 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6181212U true JPS6181212U (ja) | 1986-05-29 |
Family
ID=30723362
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16551284U Pending JPS6181212U (ja) | 1984-10-31 | 1984-10-31 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6181212U (ja) |
-
1984
- 1984-10-31 JP JP16551284U patent/JPS6181212U/ja active Pending