JPH0485828U - - Google Patents
Info
- Publication number
- JPH0485828U JPH0485828U JP12564090U JP12564090U JPH0485828U JP H0485828 U JPH0485828 U JP H0485828U JP 12564090 U JP12564090 U JP 12564090U JP 12564090 U JP12564090 U JP 12564090U JP H0485828 U JPH0485828 U JP H0485828U
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- gate
- power supply
- negative power
- drive circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Electronic Switches (AREA)
Description
第１図は、この考案の一実施例による駆動回路
図、第２図は従来の駆動回路図である。 図において、１はデプレツシヨン型ＦＥＴ、２
，３，６は抵抗、４は正電源、５は負電源、７，
８，９はトランジスタである。なお、図中、同一
符号は同一、又は相当部分を示す。
図、第２図は従来の駆動回路図である。 図において、１はデプレツシヨン型ＦＥＴ、２
，３，６は抵抗、４は正電源、５は負電源、７，
８，９はトランジスタである。なお、図中、同一
符号は同一、又は相当部分を示す。
Claims (1)
- デプレツシヨン型ＦＥＴのオンオフ制御におい
て、ゲートと接地間及びゲートと負電源間に抵抗
を挿入し、ゲートと負電源間の抵抗に抵抗と、ス
イツチング素子を直列につないだものを並列に接
続したことを特徴とする駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12564090U JPH0485828U (ja) | 1990-11-27 | 1990-11-27 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12564090U JPH0485828U (ja) | 1990-11-27 | 1990-11-27 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0485828U true JPH0485828U (ja) | 1992-07-27 |
Family
ID=31873231
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12564090U Pending JPH0485828U (ja) | 1990-11-27 | 1990-11-27 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0485828U (ja) |
-
1990
- 1990-11-27 JP JP12564090U patent/JPH0485828U/ja active Pending