JPH023588B2 - - Google Patents
Info
- Publication number
- JPH023588B2 JPH023588B2 JP57121551A JP12155182A JPH023588B2 JP H023588 B2 JPH023588 B2 JP H023588B2 JP 57121551 A JP57121551 A JP 57121551A JP 12155182 A JP12155182 A JP 12155182A JP H023588 B2 JPH023588 B2 JP H023588B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- video signal
- signal
- output
- amplifier circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000008878 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 3
- 241000255969 Pieris brassicae Species 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000003908 quality control method Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/20—Circuitry for controlling amplitude response
- H04N5/205—Circuitry for controlling amplitude response for correcting amplitude versus frequency characteristic
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Picture Signal Circuits (AREA)
Description
【発明の詳細な説明】
本発明はテレビジヨン受像機等に於いて使用す
る画質調整回路に関し、映像に挿入されたテロツ
プ文字等が極端に強調されるのを防止することを
目的とする。
る画質調整回路に関し、映像に挿入されたテロツ
プ文字等が極端に強調されるのを防止することを
目的とする。
画質調整回路の中の特にシヤープネスコントロ
ール回路は、映像信号の高域成分を強調して輪郭
補正を行なうものであり、この回路で強調すべき
高域成分は一般には映像信号の2MHz付近として
いる。このため、例えばテロツプと称されるニユ
ース等の白い文字が映像信号に挿入されている場
合には、この文字は通常2MHz程度の周波数であ
るから、これがシヤープネスコントロール回路で
極端に強調されることになり、その結果、受像管
の飽和レベルを越えて文字が潰れてしまうと云う
欠点があつた。
ール回路は、映像信号の高域成分を強調して輪郭
補正を行なうものであり、この回路で強調すべき
高域成分は一般には映像信号の2MHz付近として
いる。このため、例えばテロツプと称されるニユ
ース等の白い文字が映像信号に挿入されている場
合には、この文字は通常2MHz程度の周波数であ
るから、これがシヤープネスコントロール回路で
極端に強調されることになり、その結果、受像管
の飽和レベルを越えて文字が潰れてしまうと云う
欠点があつた。
そこで、本発明は斯る欠点を解消した画質調整
回路を提案するものであり、以下、図面に示す一
実施例について説明する。
回路を提案するものであり、以下、図面に示す一
実施例について説明する。
第１図に示す実施例に於いて、破線で囲まれた
部分はIC化されるようになつており、１は端子
P1及び抵抗R5を通つて映像信号がベースに導入
されるエミツタホロワトランジスタT1及びイン
バーテイツド・ダーリントン接続されベース接地
型として動作するトランジスタT2，T3等からな
る映像入力回路である。
部分はIC化されるようになつており、１は端子
P1及び抵抗R5を通つて映像信号がベースに導入
されるエミツタホロワトランジスタT1及びイン
バーテイツド・ダーリントン接続されベース接地
型として動作するトランジスタT2，T3等からな
る映像入力回路である。
次に２は前記映像信号を端子P1，P3間に接続
された外付けのコンデンサC2，C3及び抵抗R4と
IC内の抵抗R8によつて２回微分して得る信号を
増幅する高域増幅回路であり、この回路は一方の
ベースに上記２回微分信号が入力される差動対ト
ランジスタT8，T9と、この差動対と直流的な平
衡を採るための差動対トランジスタT13，T14と、
上記差動対T8，T9の利得を端子P4に印加される
直流電圧に応じて制御する差動対トランジスタ
T10，T15と、その定電流用トランジスタT12等か
らなる周知の二重平衡型に構成されている。
された外付けのコンデンサC2，C3及び抵抗R4と
IC内の抵抗R8によつて２回微分して得る信号を
増幅する高域増幅回路であり、この回路は一方の
ベースに上記２回微分信号が入力される差動対ト
ランジスタT8，T9と、この差動対と直流的な平
衡を採るための差動対トランジスタT13，T14と、
上記差動対T8，T9の利得を端子P4に印加される
直流電圧に応じて制御する差動対トランジスタ
T10，T15と、その定電流用トランジスタT12等か
らなる周知の二重平衡型に構成されている。
次に３はトランジスタT5〜T7及びT11等からな
る電流ミラー回路であり、そのT7のコレクタと
前記差動対トランジスタT8，T9の一方T8のコレ
クタの接続点を前記映像入力回路１内のトランジ
スタT3のエミツタに直接接続することによつて、
前記高域増幅回路３の出力信号を前記エミツタホ
ロワトランジスタT1を通つた映像信号に合成す
る構成としている。なお、この電流ミラー回路３
は上記トランジスタT7のコレクタ電流の直流的
な安定化を画るためのものである。
る電流ミラー回路であり、そのT7のコレクタと
前記差動対トランジスタT8，T9の一方T8のコレ
クタの接続点を前記映像入力回路１内のトランジ
スタT3のエミツタに直接接続することによつて、
前記高域増幅回路３の出力信号を前記エミツタホ
ロワトランジスタT1を通つた映像信号に合成す
る構成としている。なお、この電流ミラー回路３
は上記トランジスタT7のコレクタ電流の直流的
な安定化を画るためのものである。
更に４はエミツタホロワトランジスタT16と、
そのエミツタ負荷回路をなすトランジスタT17及
びダイオードD4と、ダーリントン接続されたI2L
型のトランジスタT18，T19と、クランプ用ダイ
オードD5，D6等からなる出力回路であり、この
回路は前記入力回路１のトランジスタT2のエミ
ツタから得る合成信号をインピーダンス変換して
出力端子P5に導出するようになつているが、こ
こでは特に上記出力端子P5と前記高域増幅回路
２の入力端子P3との間にダイオードD1〜D3が図
示の方向に接続されている点に注意すべきであ
る。
そのエミツタ負荷回路をなすトランジスタT17及
びダイオードD4と、ダーリントン接続されたI2L
型のトランジスタT18，T19と、クランプ用ダイ
オードD5，D6等からなる出力回路であり、この
回路は前記入力回路１のトランジスタT2のエミ
ツタから得る合成信号をインピーダンス変換して
出力端子P5に導出するようになつているが、こ
こでは特に上記出力端子P5と前記高域増幅回路
２の入力端子P3との間にダイオードD1〜D3が図
示の方向に接続されている点に注意すべきであ
る。
なお、外付けの可変抵抗VR1，VR2の一方VR1
は輝度制御用、他方VR2は画質制御電圧作成用で
あり、コイルL1とコンデンサC1はカラーサブキ
ヤリア成分除去用のトラツプ、抵抗R2，R3はト
ランジスタT1のベース・バイアス用抵抗である。
また、IC内に示すVB1〜VB4はIC内の各トランジ
スタのベースバイアス電圧を表わしている。
は輝度制御用、他方VR2は画質制御電圧作成用で
あり、コイルL1とコンデンサC1はカラーサブキ
ヤリア成分除去用のトラツプ、抵抗R2，R3はト
ランジスタT1のベース・バイアス用抵抗である。
また、IC内に示すVB1〜VB4はIC内の各トランジ
スタのベースバイアス電圧を表わしている。
第１図の回路は概ね以上の如く構成されてお
り、次にその動作を第２図及び第３図を参照して
説明する。
り、次にその動作を第２図及び第３図を参照して
説明する。
第１図に於いて、抵抗R1を介して端子P1に導
入される正極性の映像信号は入力回路１内のエミ
ツタホロワトランジスタT1を通りインバーテイ
ツド・ダーリントン接続トランジスタT2，T3で
極性反転され、この反転された映像信号がエミツ
タホロワトランジスタT16及びダーリン接続トラ
ンジスタT18，T19を通つて出力端子P5に導出さ
れる（R14が負荷抵抗）から、この出力端子P5に
導出される映像信号は負極性となつている。
入される正極性の映像信号は入力回路１内のエミ
ツタホロワトランジスタT1を通りインバーテイ
ツド・ダーリントン接続トランジスタT2，T3で
極性反転され、この反転された映像信号がエミツ
タホロワトランジスタT16及びダーリン接続トラ
ンジスタT18，T19を通つて出力端子P5に導出さ
れる（R14が負荷抵抗）から、この出力端子P5に
導出される映像信号は負極性となつている。
そこで、今、前記入力端子P1に導入される映
像信号（第２図ａ）の白レベル部W1が図のよう
に余り高くない場合は、出力端子P5での信号レ
ベルは比較的高くなつていてダイオードD1〜D3
がオフとなつている。従つて、上記映像信号（第
２図ａ）から前述のようにして得た２回微分信号
（第２図ｂ）が入力される高域増幅回路２の利得
は端子P4の直流電圧によつて変化する。即ち、
可変抵抗VR2の摺動子をアース側に近ずけた時に
トランジスタT8のコレクタ電流が増大して利得
が大きくなり、逆にVR2の摺動子を電源（＋
Vcc）側に近ずけた時に利得が小さくなるのであ
る。そして、このようにして増幅され且つ反転さ
れた２回微分信号が、上記トランジスタT8のコ
レクタから取り出され、Ａ点でエミツタホロワト
ランジスタT1を通つた映像信号と合成され、そ
の合成信号が前述の如くトランジスタT16及び
T18，T19を通つて出力端子P5から導出される。
従つて、この出力端子P5からの出力信号（第２
図ｃ）の白レベル部W′1（第２図ａのW1に対応す
る）は、可変抵抗VR2の位置に応じて相当大きく
輪郭強調されることになる。
像信号（第２図ａ）の白レベル部W1が図のよう
に余り高くない場合は、出力端子P5での信号レ
ベルは比較的高くなつていてダイオードD1〜D3
がオフとなつている。従つて、上記映像信号（第
２図ａ）から前述のようにして得た２回微分信号
（第２図ｂ）が入力される高域増幅回路２の利得
は端子P4の直流電圧によつて変化する。即ち、
可変抵抗VR2の摺動子をアース側に近ずけた時に
トランジスタT8のコレクタ電流が増大して利得
が大きくなり、逆にVR2の摺動子を電源（＋
Vcc）側に近ずけた時に利得が小さくなるのであ
る。そして、このようにして増幅され且つ反転さ
れた２回微分信号が、上記トランジスタT8のコ
レクタから取り出され、Ａ点でエミツタホロワト
ランジスタT1を通つた映像信号と合成され、そ
の合成信号が前述の如くトランジスタT16及び
T18，T19を通つて出力端子P5から導出される。
従つて、この出力端子P5からの出力信号（第２
図ｃ）の白レベル部W′1（第２図ａのW1に対応す
る）は、可変抵抗VR2の位置に応じて相当大きく
輪郭強調されることになる。
次に、前記映像信号（第２図ａ）中の前述した
テロツプ文字等の大きい白ピーク部W2に対して
は、出力端子P5での信号レベルが第３図のレベ
ルL0よりも低くなる。その際、このレベルL0は
端子P3の信号レベルよりもダイオードD1〜D3の
立上り電圧の和3Vfだけ低いレベルである。従つ
て、この場合は、上記各ダイオードが導通し、上
記端子P3即ち高域増幅回路２内のトランジスタ
T8のベース電位を引き下げる。それ故、このト
ランジスタT8による分流量即ちそのコレクタ電
流が減少するから、このT8のコレクタから得る
上記白ピーク部W2の２回微分信号は、前述の白
レベル部W1のそれに比べて充分に小さくなる。
この結果、出力端子P5からの出力信号（第２図
ｃ）の白ピーク部W′2は図示のように殆んど輪郭
強調されていない状態になり、従つて、この白ピ
ーク部W′2でのサチリが解消される訳である。
テロツプ文字等の大きい白ピーク部W2に対して
は、出力端子P5での信号レベルが第３図のレベ
ルL0よりも低くなる。その際、このレベルL0は
端子P3の信号レベルよりもダイオードD1〜D3の
立上り電圧の和3Vfだけ低いレベルである。従つ
て、この場合は、上記各ダイオードが導通し、上
記端子P3即ち高域増幅回路２内のトランジスタ
T8のベース電位を引き下げる。それ故、このト
ランジスタT8による分流量即ちそのコレクタ電
流が減少するから、このT8のコレクタから得る
上記白ピーク部W2の２回微分信号は、前述の白
レベル部W1のそれに比べて充分に小さくなる。
この結果、出力端子P5からの出力信号（第２図
ｃ）の白ピーク部W′2は図示のように殆んど輪郭
強調されていない状態になり、従つて、この白ピ
ーク部W′2でのサチリが解消される訳である。
なお、輪郭強調作用を抑制する白ピークレベル
はダイオードD1〜D3の個数を変えることによつ
て任意に変更可能である。また、２回微分信号を
使用する代わりに、映像信号から適当な方法で直
接抽出した高域成分を元の映像信号に付加して輪
郭強調を行なうようにしてもよい。
はダイオードD1〜D3の個数を変えることによつ
て任意に変更可能である。また、２回微分信号を
使用する代わりに、映像信号から適当な方法で直
接抽出した高域成分を元の映像信号に付加して輪
郭強調を行なうようにしてもよい。
以上の如く本発明の画質調整回路に依れば、映
像信号中の大きな白ピークを検出してその映像信
号の高域成分の強調量を増幅回路の利得を変化せ
しめることにより線形に変化させるようにしたた
め、出力波形がひずむことなく上記白ピーク部が
極端に強調されて潰れると云う事態を回避でき
る。しかも、それを高域成分を増幅する回路とそ
の高域成分を合成した映像信号を導出する回路と
の間にダイオード等の定電圧素子を接続するだけ
の非常に簡単な構成で実現でき、従つて、IC化
する場合に好適である。
像信号中の大きな白ピークを検出してその映像信
号の高域成分の強調量を増幅回路の利得を変化せ
しめることにより線形に変化させるようにしたた
め、出力波形がひずむことなく上記白ピーク部が
極端に強調されて潰れると云う事態を回避でき
る。しかも、それを高域成分を増幅する回路とそ
の高域成分を合成した映像信号を導出する回路と
の間にダイオード等の定電圧素子を接続するだけ
の非常に簡単な構成で実現でき、従つて、IC化
する場合に好適である。
第１図は本発明による画質調整回路の一実施例
を示す回路図、第２図はその各部の信号波形図、
第３図は第１図の回路の動作を説明するための図
である。 １：映像入力回路、２：高域増幅回路、４：出
力回路、D1〜D3：定電圧素子としてのダイオー
ド。
を示す回路図、第２図はその各部の信号波形図、
第３図は第１図の回路の動作を説明するための図
である。 １：映像入力回路、２：高域増幅回路、４：出
力回路、D1〜D3：定電圧素子としてのダイオー
ド。
Claims (1)
- １ 映像信号の高域成分を増幅する直結型の増幅
回路と、この増幅回路の出力信号を直流結合によ
つて上記映像信号に合成する回路と、その合成後
の信号を導出する直流結合型の出力回路と、この
出力回路の出力端と前記増幅回路の入力端との間
に接続された定電圧素子を備え、前記出力端での
信号レベルが所定値を越える場合に、前記定電圧
素子が導通して前記入力端の電位が変化すること
により、前記増幅回路の利得を変化せしめ、前記
出力端から得る映像信号の高域成分の大きさを線
形に変化させるようにしたことを特徴とする画質
調整回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57121551A JPS5912678A (ja) | 1982-07-12 | 1982-07-12 | 画質調整回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57121551A JPS5912678A (ja) | 1982-07-12 | 1982-07-12 | 画質調整回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5912678A JPS5912678A (ja) | 1984-01-23 |
| JPH023588B2 true JPH023588B2 (ja) | 1990-01-24 |
Family
ID=14814041
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57121551A Granted JPS5912678A (ja) | 1982-07-12 | 1982-07-12 | 画質調整回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5912678A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52142417A (en) * | 1976-05-21 | 1977-11-28 | Mitsubishi Electric Corp | Picture amplifying circuit |
| JPS56698U (ja) * | 1979-06-14 | 1981-01-07 | ||
| JPS5691590A (en) * | 1979-12-26 | 1981-07-24 | Toshiba Corp | Picture quality regulating circuit |
-
1982
- 1982-07-12 JP JP57121551A patent/JPS5912678A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52142417A (en) * | 1976-05-21 | 1977-11-28 | Mitsubishi Electric Corp | Picture amplifying circuit |
| JPS56698U (ja) * | 1979-06-14 | 1981-01-07 | ||
| JPS5691590A (en) * | 1979-12-26 | 1981-07-24 | Toshiba Corp | Picture quality regulating circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5912678A (ja) | 1984-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6069965A (ja) | ダイナミツク信号心抜き回路 | |
| US3541234A (en) | Video circuits employing cascoded combinations of field effect transistors with high voltage,low bandwidth bipolar transistors | |
| JPH0642728B2 (ja) | 信号処理装置 | |
| US5619279A (en) | Video circuit using scan velocity modulation | |
| US3849792A (en) | Signal translating channel with pre-shoot and over-shoot | |
| CA1124844A (en) | Aperture correction signal processing circuit | |
| JPH023588B2 (ja) | ||
| US6188444B1 (en) | Apparatus and methods for synthesizing foreground and background images | |
| JP2973910B2 (ja) | 信号のコアリング閾値を調整する回路 | |
| US5489948A (en) | Picture display apparatus with beam scan velocity modulation | |
| JP2537928B2 (ja) | テレビジョン信号処理装置 | |
| JP3307106B2 (ja) | 信号振幅制限回路 | |
| WO1999031876A1 (en) | Display driver apparatus | |
| JP2752019B2 (ja) | 液晶表示装置用ガンマ補正回路 | |
| US4599655A (en) | Kinescope driver with high frequency compensation | |
| US6710658B2 (en) | Non-linear signal processor | |
| JPH048700Y2 (ja) | ||
| JPH04229775A (ja) | 複合ビデオ信号中の歪んだ同期パルス成分を補正する装置 | |
| JPH0564038A (ja) | 輪郭補正回路 | |
| JPS58222673A (ja) | テレビジヨン受像機の信号切換え制御装置 | |
| JP2940768B2 (ja) | 非線形変換回路 | |
| JPH05328230A (ja) | 雑音低減回路 | |
| JPS6258189B2 (ja) | ||
| JPH0294806A (ja) | ハイレベルスライス回路 | |
| JPS6352515B2 (ja) |