JPH0234209B2 - - Google Patents

Description

【発明の詳細な説明】 (a) 発明の技術分野 本発明は入力パルス信号を識別する自動識別方
式に係り、特に高速入力パルス信号を識別する自
動識別方式に関する。

(b) 従来技術と問題点 従来、繰返し周期の早い入力パルス信号の自識
別は、入力パルス幅Ｔに対し、積分回路の時定数
τ＝CIRIを小さくしておかないと次に入力する
入力パルスの０から１への判定ができなくなる。
この条件で入力パルス信号をレベルシフトし、こ
れを積分回路に積分し、積分回路の出力で前記入
力パルス信号を第１識別器で高レベル（以下１と
称す）から低レベル（以下０と称す）への変化点
の識別をし、第２識別器で０から１の識別をして
いる。

以下、第１図の従来の自動識別方式について説
明する。図中、１，８は端子、２はレベルシフト
回路、３，４は識別器、５は積分回路、６は基準
電源、７はANDゲートを示す。

第２図は第１図に使用される各種の波形のタイ
ムチヤートを示す。図中、ａは入力パルス信号、
ｂは入力パルス信号ａをレベルシフトし、更に積
分した積分波形、ｃは第１識別器の出力波形、ｄ
は基準電圧Vrefのレベル、ｅは第２識別器の出
力波形、ｆはANDゲートの出力波形を示す。ま
たｅ―１は立上り、立下り時間（τ′）の大きい入
力パルス信号、ｅ―２は入力パルス信号ｅ―１を
レベルシフトし更に積分した時定数τの波形であ
る。ここにτ′＞τである。

第２図の波形を用いて第１図を説明する。入力
パルス信号ａは入力端子１より入力し、第１識別
器３と第２識別器４に入力される。入力パルス信
号ａは更にレベルシフト回路２でレベルシフトさ
れ、レベルシフト回路２の出力は時定数τ＝
CI・RIなる積分回路５にて第２図ｂに示す波形
に整形される。波形ｂが波形ａを越えた部分を第
１識別器３にて識別し波形ｃを出力する。入力パ
ルス信号ａは第２識別器４において、基準電源６
の基準電圧Vrefと比較された第２図ｅに示す波
形に整形される。前記波形ｃとｅはANDゲート
７に入力され、第２図ｆに示す波形が出力され
る。然し上記において、第２図ｅ―１，ｅ―２に
おいて入力パルス信号ａの時定数τ′が積分回路の
時定数τより大きい（即ちτ′＞τ）場合、第１識
別器３にて波形ｅ―１を波形ｅ―２で識別すると
その出力は常に“１”となり、入力パルス信号の
識別が出来なくなり、また、入力パルス信号の繰
返し周期が早い場合、積分回路の放電が完了しな
い前に次の入力パルスが来るため正確な識別が出
来なくなる欠点を有する。

(c) 発明の目的 本発明は上記の欠点を解決するために、入力パ
ルス信号の時定数が大きい場合でも常に自動識別
が行なえる新規な自動識別方式を提供することを
目的とする。

(d) 発明の構成 本発明は前記の目的を達成するために、入力パ
ルス信号と第１の基準電圧とを比較する第１識別
器と、該入力パルス信号をレベルシフトするレベ
ルシフト回路と、該レベルシフト回路の出力に接
続されたピーク整流回路と、該ピーク整流回路の
出力と前記入力パルス信号を比較する第２識別器
と、前記第１識別器の出力と前記ピーク整流回路
の出力の間に設けられ前記第１識別器の出力と第
２の基準電圧とを比較する差動増幅器よりなる前
記ピーク整流回路のリセツト回路と、前記第１及
び第２識別器の夫々の出力の論理積を出力する論
理積回路を設けたことを特徴とする。

(e) 発明の実施例 本発明は入力パルス信号の立上り及び立下りの
時定数に変動が生じても入力パルス信号を元のパ
ルス波形に再生する自動識別方式、即ち積分回路
の時定数τ＝CI・RIを入力パルスの立上り、立
下り時間より十分大きくしておき、入力パルス信
号がレベルシフトされ、更に積分回路でコンデン
サCIに充電された充電々圧を第１識別器の出力
で制御することにより、入力パルス信号の立上
り、立下り時間に変動が生じても入力パルスを再
生出来る。

以下、図面に従つて本発明の入力パルス信号の
自動識別方式について説明する。第３図は本発明
の自動識別方式の一実施例構成図である。

図中、第１図と同一番号は同一部材を示すが、
５は積分回路を持つたピーク整流回路であり、
９，１２は第１および第２の基準電圧、１０，１
３，１４はトランジスタ、１１はリセツト回路、
１５は定電流源を示す。

第４図は第３図に使用される各種波形のタイム
チヤートを示す。図中、は入力パルス信号、
は第１の基準電圧、は第１識別器の出力波形、
はピーク整流の出力波形、は第２識別器の出
力波形、はANDゲートの出力波形で自動識別
された波形を示す。

第３図において、第４図に示す入力パルス信
号が入力端子１を経て、第１識別器３と第２識別
器４に入力され、入力信号パルスはレベルシフ
ト回路２にてレベルシフトされ、更にピーク整流
回路５にて、第４図に示す波形に整形される。
ピーク整流回路５はトランジスタ１０と抵抗RI
とコンデンサCIで構成されており、コンデンサ
CIの充電はレベルシフト回路２の出力がトラン
ジスタ１０を介して小さな時定数で行われる。入
力パルス信号は第１識別器３にて第１の基準電
圧９にて識別され、波形が出力される。また、
第２識別器４にて、入力パルス信号をピーク整
流回路５の出力波形で識別し、波形を出力す
る。第１識別器３と第２識別器４の夫々の波形
及びはANDゲート７に入力され、波形を出
力する。

上記の回路動作において、第１識別器３の出力
波形が“１”から“０”になるタイミングでト
ランジスタ１３，１４、定電流源１５で構成され
る差動増幅器と第２の基準電圧１２よりなるリセ
ツト回路１１を制御し、該リセツト回路１１の出
力でピーク整流回路５のコンデンサCIの充電々
圧を放電する。これにより、コンデンサCIは次
のパルスが入力する前に初期状態に設定できる。

ここでリセツト回路１１は入力信号パルスが第
１の基準電圧９以下になつた時点でコンデンサ
CIを放電させるが、放電回路は定電流源１５を
持つた差動増幅器のため強制的な放電を生じさ
せ、しかも定電流源１５が充電用のトランジスタ
１０のベース・エミツタ間も導通状態とするた
め、この経路を介する放電も加わり極めて高速に
放電することができる。

(f) 発明の効果 以上、説明した如く、従来、入力パルス信号を
積分回路に入力し、この出力と入力パルス信号と
を識別器の入力として自動識別方式においては入
力パルス信号の立上り、立下りの時定数が積分回
路の時定数より大きい時は上記識別器の出力が常
に“１”となり、入力パルス信号の識別が出来な
い欠点があつたが、本発明では積分回路の時定数
を大きくすることにより、立下りの遅い入力波形
も識別し、且つピーク整流回路のコンデンサの充
電々圧を識別器出力で放電することにより、次の
入力パルス信号の識別に影響を与えなくなるの
で、入力パルス信号を元の入力波形に正確に再生
できる利点を有する。

【図面の簡単な説明】

第１図は従来の自動識別方式、第２図は第１図
に使用される各種波形のタイムチヤート、第３図
は本発明の実施例、第４図は第３図に使用される
各種波形のタイムチヤートを示す。 図中、１，８は端子、２はレベルシフト回路、
３，４は識別器、５はピーク整流回路、６，９，
１２は基準電圧、７はANDゲート、１０，１３，
１４はトランジスタ、１５は定電流源を示す。

Claims (1)

【特許請求の範囲】
1. １ 入力パルス信号と第１の基準電圧とを比較す
   る第１識別器と、該入力パルス信号をレベルシフ
   トするレベルシフト回路と、該レベルシフト回路
   の出力に接続されたピーク整流回路と、該ピーク
   整流回路の出力と前記入力パルス信号を比較する
   第２識別器と、前記第１識別器の出力と前記ピー
   ク整流回路の出力の間に設けられ前記第１識別器
   の出力と第２の基準電圧とを比較する差動増幅器
   よりなる前記ピーク整流回路のリセツト回路と、
   前記第１及び第２識別器の夫々の出力の論理積を
   出力する論理積回路を設けたことを特徴とする自
   動識別方式。