JPS5846717A - パルス整形回路 - Google Patents

パルス整形回路

Info

Publication number
JPS5846717A
JPS5846717A JP56144896A JP14489681A JPS5846717A JP S5846717 A JPS5846717 A JP S5846717A JP 56144896 A JP56144896 A JP 56144896A JP 14489681 A JP14489681 A JP 14489681A JP S5846717 A JPS5846717 A JP S5846717A
Authority
JP
Japan
Prior art keywords
circuit
pulse
signal
threshold level
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56144896A
Other languages
English (en)
Inventor
Keiji Nakamura
中村 恵治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP56144896A priority Critical patent/JPS5846717A/ja
Publication of JPS5846717A publication Critical patent/JPS5846717A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01Shaping pulses
    • H03K5/08Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
    • H03K5/082Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Manipulation Of Pulses (AREA)
  • Dc Digital Transmission (AREA)
  • Optical Communication System (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、光データ伝送システムの光受信器を受け、該
パルス信号を良質のパルスに整形して出力するパルス整
形回路に関する。
近年、光ファイバを用いたデータ伝送システムが用途に
応じて種々開発されている。本発明は、受信光レベルの
変動が著しい光データ伝送システム、例えば第1図のよ
うな光データ伝送システム、の光受信器におけるパルス
整形回路に関する。
まず、第1図の光データ伝送システムを説明結び、光合
成器3の光出力を光受信器4で受けるようにし、複数個
の光送信器1を切替えて伝送するようにした光データ伝
送システムである。
力先レベルは大きく変動することとなる。
従来、このような光受信器における。光電変換された電
気的なパルス信号を、良質なパルス信号Vci形する°
パルス整形回路として、第2図に示すようなものがある
。このパルス整一形回路は、入力端子INの電気的なパ
ルス信号を受け。
該パース信号′f、:1/2に具−縮・Jルた信号を出
力する縮小回路(抵抗R1、R2を含む回路)と。
該縮小回路の出力信号のピーク検波を行う第1のピーク
検波回路(比較回路5とダイオード7とを含む回路)と
を備え、該第1のピーク検波回路の出力信号を閾値レベ
ルとして入力端子INのパルス信号を比較器6によって
整形するようにしたものである。上記第1のピーク検波
回路は、上記閾値レベルの保持のための充放電回路(コ
ンデンサC1と抵抗R3とを含む回路)を備えている。
このパルス整形回路は、上記縮小回路と上記第1のピー
ク検波回路と上記充放電回路とからなる自動閾値制御回
路を備えており、入力端子INの入力信号の1/2のレ
ベルを比較器6の閾値として用いて、パルス整形を行っ
ている。上記充放電回路による閾値レベル保持時間は、
コンデンサC1及び抵抗R3の時定数によって概ね決定
される。この保持時間は、入力パルス信号のパルス間隔
等を考慮すると比較的長い保持時間が必要となシ、コン
デンサCI’及び抵抗R6は比較的大きな値のものが用
いられ、抵抗R3Ir1設けない場合もある。こ−のよ
うな自動閾値制御回路では、受信光レベルの急増には追
従できるが、受信光レベルが著しく減少した場合には閾
値レベルが保持されて、いるため、パルス整形回路出力
においてパルス幅変動が生じたりパルスが出力されない
場合も生じてくる。
第3図にこの誤動作の例を示す。第3図において、■l
は入力端子INにおける信号、v2は抵抗R1及びR2
により 1/2 K分割された信号、■。
は閾値レベル、■は出力端子OUTにおける信号である
。この例のように入力パルス信号のし出力されなかった
り、パルス幅が減少して出力されたりする。
なお、上記閾値レベル保持時間を短くすることは、閾値
レベルが入力パルス間の間隔の変動によ、りふらつき、
出力パルス幅変動の原因となったり、最小受信レベルの
上昇をもたらしたりするので、解決とけならない。
本発明の目的は、上述した欠点を除去したパルス整形回
路を提供することにある。
本発明のパルス整形回路は、入力パルス信号が一定期量
大方して来なければ、閾値レベルを強制的[0レベルに
することにより9次に入力して来るパルスの゛レベルが
著しく低下した場合でも最適な閾値によりパルス整形を
行うことができるようにしたことを特徴とする。
次に本発明の実施例について図面を参照して説明する。
第4図に示した本発明の実施例においては。
比較回路8.ダイオード9.コンデンサC2及び抵抗R
4を含む第2のピーク検波回路を設ける。コンデンサC
2及び抵抗R40時定数を。
C2・R4<<C1・R3 のどとく小さく設定しておく。そして、比較回路10の
閾値vTh1ヲ、入力端子INK前パルスが入力された
後に最大のパルス間隔で次ノパルス信号が入力されてく
る時点における上記第2のピーク検波回路の出力レベル
V、よシ小となるように設定する。従って、入力端子I
Nに前パルスが入力された後次のパルスが入力されない
でV、<V、、、となった時、比較回路10は出力を高
レベルにする。これによって、パルス信号が所定期間入
力して来ないことが検出されたことになる。この比較回
路10の高レベル信号はダイ1オード11を介して電界
効果トランジスタ(FET)121!tONとする。こ
れによって第1のピーク検波回路の充放電回路C1及び
R3の充電電荷が放電され、第1のピーク検波回路の出
力vTFiOレベルとなる。このように閾値レベルvT
は0になっているため9次の入力パルスの振幅が著しく
小さくなっていても、自動閾値制御回路がその振幅をピ
ーク検波でき、かつ最適な閾値レベルに自動的に設定で
きるのである。もちろん1次の入力パルスの振幅が大き
い場合でも、充放電回路C1及びR6は充電速度が速い
ので応答できる。
第5図に第4図の各部の動作の揮子を示す。
vlは入力端子INの入力信号で、■2は抵抗R1及び
R2により1/2に分割された信号で、これを第1のピ
ーク検波回路でピーク検波した信号がvT  第2のピ
ーク検波回路によるピーク検波出力信号がv3である。
v3が閾値vTh1より小となった時に、比較回路10
の出力vTh2が高レベルになシ、■、はFET 12
 Kより放電されて0レベルになる。次の入力パルス信
号により、v3〉vTh。
になると、vTh2が0レベルになり、第1のピーク検
波回路により再びvTが検出される。比較回路6Ili
、その閾値レベルV、を基に入力パルス信号をパルス整
形し、出力端子OUTにvoを出力する。
第6図、示した本発明。扁。実施例f4.比較回路6の
出力に単安定マルチバイブレータ15の入力を接続し、
この単安定マルチバイブレータ13によってパルス信号
が所定期間入力して来ないことが検出される。即ち、こ
のマルチバイブレータ13は入力パルス信号の最大のパ
ルス間隔より長い時間を設定時間とし、この設定時間経
た時、パルスが入力されて来ないと、出力を高レベルと
する。これによって、充放電回路C1及びR3の充電電
荷が放電され、閾値レベル■7は0レベルとなる。
以上説明したように本発□明によれば、受信光レベルの
変動が著しい光データ伝送システムの光受信器に最適な
、誤動作及びパルス幅変動のないパルス整形回路が得ら
れる。
【図面の簡単な説明】
第1図に本発明のパルス整形回路が要求される光データ
伝送システムの1例を示ナブロック図、第2図は従来の
パルス整形回路を示す回路図、第3図は第2図のパルス
整形回路の誤動作の例を示すタイムチャート、第4図及
び第6図、Fiそれぞれ本発明のパルス整形回路の実施
例を示す回路図、第5図は第4図のIくルス整形回路の
動作を示すタイムチャートである。 1・・・光送信器、 2・・・光ファイノ(。 3・・・光合成器、 4・・・光受信器。 5・・・比較回路、 6・・・比較回路、。 7・・・ダイオード、  8・・・比較回路。 9・・・ダイオード、10・・・比較回呻。 11・・・ダイオード、12・・・FET。 13・・・単安定マルチバイブレータ。 第1図 第2図 吟闇 弗5図 弗6図

Claims (1)

  1. 【特許請求の範囲】 1、光データ伝送システムの光受信器における。 光電変換された電気的なパルス信号を、受け1、該パル
    ス信号を1/2にレベル縮小した信号を出力する縮小回
    路と、該縮小回路の出力信号のピーク検波を行うピーク
    検波回路とを備え、該ピーク検波回路の出力信号を閾値
    レベルとして上記パルス信号を整形するよ、うにしたパ
    ルス整形回路であって、上記ピーク検波回路が上記閾値
    レベルの保持のため′の充放電回路を備えている上記パ
    ルス整形回路において、上記パルス信号が所定期間入力
    して来ないことを検出する回路と、この検出回路の検出
    時点で上記充放電回路に充電電荷を放電させる回路とを
    設けたことをを特徴とするパルス整形回路。
JP56144896A 1981-09-14 1981-09-14 パルス整形回路 Pending JPS5846717A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56144896A JPS5846717A (ja) 1981-09-14 1981-09-14 パルス整形回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56144896A JPS5846717A (ja) 1981-09-14 1981-09-14 パルス整形回路

Publications (1)

Publication Number Publication Date
JPS5846717A true JPS5846717A (ja) 1983-03-18

Family

ID=15372845

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56144896A Pending JPS5846717A (ja) 1981-09-14 1981-09-14 パルス整形回路

Country Status (1)

Country Link
JP (1) JPS5846717A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59187249U (ja) * 1983-05-27 1984-12-12 矢崎総業株式会社 光デジタル信号受信器
JPS60214128A (ja) * 1984-04-09 1985-10-26 Omron Tateisi Electronics Co 自動しきい値調整回路
JPS60245308A (ja) * 1984-05-21 1985-12-05 Fujitsu Ltd 自動識別方式
US5377054A (en) * 1992-07-06 1994-12-27 Sharp Kabushiki Kaisha Digital information reproducing apparatus

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59187249U (ja) * 1983-05-27 1984-12-12 矢崎総業株式会社 光デジタル信号受信器
JPS60214128A (ja) * 1984-04-09 1985-10-26 Omron Tateisi Electronics Co 自動しきい値調整回路
JPS60245308A (ja) * 1984-05-21 1985-12-05 Fujitsu Ltd 自動識別方式
JPH0234209B2 (ja) * 1984-05-21 1990-08-02 Fujitsu Ltd
US5377054A (en) * 1992-07-06 1994-12-27 Sharp Kabushiki Kaisha Digital information reproducing apparatus

Similar Documents

Publication Publication Date Title
CA1134461A (en) Waveform correction circuit
US4620312A (en) Pulse signal processing circuit
KR920005169B1 (ko) 통신제어시스템
EP0457595B1 (en) Communication apparatus for transmitting and receiving communication signals through common transmission line
JPS5846717A (ja) パルス整形回路
US3942038A (en) Threshold gate having a variable threshold level
US4318129A (en) Automatic level and gain control system
US5148449A (en) Centering multi-level data
JP3463727B2 (ja) クロックパルス伝送回路
US5712475A (en) Light receiving circuit with variable threshold circuit
US20040208508A1 (en) Optical signal reception control circuit and method for controlling reception of optical signal
EP0185096B1 (en) Apparatus for controlling amplitude of vertically deflecting signals
US4186345A (en) Remote control system
US4692687A (en) Optical pulse receiving device
US3967137A (en) Circuit arrangement for weighting a current according to magnitude and direction
US2550178A (en) Direct current reinsertion circuit for television systems
SU1275788A1 (ru) Устройство автоматической стабилизации амплитуды видеосигнала
US4361786A (en) Apparatus for synchronizing deflection signal generators to the _corresponding synchronization signals in a television system
JPH0669128B2 (ja) 自動利得制御増幅器
JP3236285B2 (ja) 高速agc回路
JPH025609A (ja) 光伝送におけるパルス幅歪補正回路
SU1012422A1 (ru) Устройство автоматической регулировки усилени
JPH07193546A (ja) 光受信回路
SU1019645A1 (ru) Приемник биимпульсного сигнала
JP2723029B2 (ja) 自動しきい値制御回路