JPH0234041Y2 - - Google Patents
Info
- Publication number
- JPH0234041Y2 JPH0234041Y2 JP1984016852U JP1685284U JPH0234041Y2 JP H0234041 Y2 JPH0234041 Y2 JP H0234041Y2 JP 1984016852 U JP1984016852 U JP 1984016852U JP 1685284 U JP1685284 U JP 1685284U JP H0234041 Y2 JPH0234041 Y2 JP H0234041Y2
- Authority
- JP
- Japan
- Prior art keywords
- module
- abutting
- substrate
- pressing
- print head
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000003287 optical effect Effects 0.000 claims description 20
- 238000003825 pressing Methods 0.000 claims description 14
- 239000002184 metal Substances 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 8
- 239000004020 conductor Substances 0.000 description 12
- 239000000463 material Substances 0.000 description 7
- 238000009966 trimming Methods 0.000 description 6
- 239000012528 membrane Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000002950 deficient Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Facsimile Heads (AREA)
- Dot-Matrix Printers And Others (AREA)
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
Description
【考案の詳細な説明】
（技術分野）
本考案は光プリンタ用の発光素子アレイを用い
た光プリントヘツドに関するものである。
た光プリントヘツドに関するものである。
（従来技術）
従来のこの種の光プリントヘツドを第１図に示
す。第１図ａは従来の光プリントヘツドの平面
図、第１図ｂは従来の光プリントヘツドの一部を
切欠いた斜視図である。ここで１は長尺の印刷基
板、２は発光素子として発光ダイオード（以下
LEDという）を用いたLEDアレイIC、３は導体
部、４は膜抵抗素子、５はLEDカソード用共通
電極、６は導電ペースト材、７はボンデイングワ
イヤ、８はデータバスライン、９はクロスオーバ
テープ状の複式化接続ケーブルを示す。
す。第１図ａは従来の光プリントヘツドの平面
図、第１図ｂは従来の光プリントヘツドの一部を
切欠いた斜視図である。ここで１は長尺の印刷基
板、２は発光素子として発光ダイオード（以下
LEDという）を用いたLEDアレイIC、３は導体
部、４は膜抵抗素子、５はLEDカソード用共通
電極、６は導電ペースト材、７はボンデイングワ
イヤ、８はデータバスライン、９はクロスオーバ
テープ状の複式化接続ケーブルを示す。
このような光プリントヘツドの製造工程はま
ず、印刷基板１上に導体部３、膜抵抗素子４、共
通電極５、データバスライン８を形成し、次にこ
の共通電極５上にLEDアレイIC2を整列しながら
導電ペースト材６でダイスボンドを行ない、次い
でワイヤボンドを行ない各LEDアレイIC２の干
鳥状に配線されたアノード端子と印刷基板１上の
導体３を接続する。次にLEDアレイIC2の検査を
行ない、LED全ドツトが正常に動作することを
確認する。次にLEDアレイICの各ドツトの発光
パワーを均一に調整するため膜抵抗素子４を抵抗
トリミングする。次に導体部３は複式化接続ケー
ブル基板９によりクロスオーバ状にデータ出力バ
スライン８に接続され、このデータバスライン８
により全てのLEDドツトにデータ信号を供給す
る。このようにして、光プリントヘツドが構成さ
れていた。この第１図に示した光プリントヘツド
は時分割駆動によりLEDアレイICをチツプ単位
で順次点灯させるとした場合、各LEDアレイ２
の共通電極５はLEDアレイIC2をダイスボンドし
た後でも電気的に独立しなければならない。しか
しながら、このような従来の光プリントヘツドは
LEDアレイIC2を印刷基板１にダイスボンドする
際に、使用する導電性ペースト６がはみ出し隣接
のLEDアレイ２とLEDカソード電極が短絡しや
すいという欠点があり、後からの改修はLEDア
レイIC2の間隔が例えば9.4dot／mmの光プリント
ヘツドでは数10μｍしかなく不可能であつた。
又、ワイヤボンド時にも9.4dot／mmB4サイズで
は約2300個所の接続点を有するため、改修不可能
になるものも多々あつた。
ず、印刷基板１上に導体部３、膜抵抗素子４、共
通電極５、データバスライン８を形成し、次にこ
の共通電極５上にLEDアレイIC2を整列しながら
導電ペースト材６でダイスボンドを行ない、次い
でワイヤボンドを行ない各LEDアレイIC２の干
鳥状に配線されたアノード端子と印刷基板１上の
導体３を接続する。次にLEDアレイIC2の検査を
行ない、LED全ドツトが正常に動作することを
確認する。次にLEDアレイICの各ドツトの発光
パワーを均一に調整するため膜抵抗素子４を抵抗
トリミングする。次に導体部３は複式化接続ケー
ブル基板９によりクロスオーバ状にデータ出力バ
スライン８に接続され、このデータバスライン８
により全てのLEDドツトにデータ信号を供給す
る。このようにして、光プリントヘツドが構成さ
れていた。この第１図に示した光プリントヘツド
は時分割駆動によりLEDアレイICをチツプ単位
で順次点灯させるとした場合、各LEDアレイ２
の共通電極５はLEDアレイIC2をダイスボンドし
た後でも電気的に独立しなければならない。しか
しながら、このような従来の光プリントヘツドは
LEDアレイIC2を印刷基板１にダイスボンドする
際に、使用する導電性ペースト６がはみ出し隣接
のLEDアレイ２とLEDカソード電極が短絡しや
すいという欠点があり、後からの改修はLEDア
レイIC2の間隔が例えば9.4dot／mmの光プリント
ヘツドでは数10μｍしかなく不可能であつた。
又、ワイヤボンド時にも9.4dot／mmB4サイズで
は約2300個所の接続点を有するため、改修不可能
になるものも多々あつた。
前記２点の欠点に対処するには、LEDアレイ
IC2を交換する方法が考えられるが、近接してダ
イスボンドされているLEDアレイIC2内、特定の
不良素子のみを交換するのは困難であつた。
IC2を交換する方法が考えられるが、近接してダ
イスボンドされているLEDアレイIC2内、特定の
不良素子のみを交換するのは困難であつた。
又、LEDアレイIC2は実装後に行なう発光パワ
ー均一化のための膜抵抗素子４の抵抗トリミング
においては例え１ケ所でも抵抗トリミングを失敗
すると各LEDの発光パワーの均一化が図れず、
光プリントヘツドそのものが使用に供せないもの
となることがあつた。
ー均一化のための膜抵抗素子４の抵抗トリミング
においては例え１ケ所でも抵抗トリミングを失敗
すると各LEDの発光パワーの均一化が図れず、
光プリントヘツドそのものが使用に供せないもの
となることがあつた。
（考案の目的）
本考案の目的はこれらの欠点を除去するためな
されたもので、発光素子アレイICを印刷基板上
に実装して一つのモジユールとし、ベース上に複
数のモジユールを位置決めのための突き当て手段
及び押しつけ手段を用いて位置決めし整列させる
ようにした光プリントヘツドを提供するもので、
以下詳細に説明する。
されたもので、発光素子アレイICを印刷基板上
に実装して一つのモジユールとし、ベース上に複
数のモジユールを位置決めのための突き当て手段
及び押しつけ手段を用いて位置決めし整列させる
ようにした光プリントヘツドを提供するもので、
以下詳細に説明する。
（考案の構成）
第２図は本考案の第１の実施例を示す説明図で
ある。第２図ａは本考案の第１の実施例の平面
図、第２図ｂは本考案の第１の実施例の一部を切
欠いた斜視図である。
ある。第２図ａは本考案の第１の実施例の平面
図、第２図ｂは本考案の第１の実施例の一部を切
欠いた斜視図である。
第２図ａ，ｂにおいて、１１は印刷基板、１１
ａは印刷基板１１の発光素子アレイの並び方向
（以下、ｘ方向という）に面する基準辺、１１ｂ
は印刷基板１１の基準辺１１ａに隣接したもので
あつて発光素子アレイの並び方向に直交する方向
（以下、ｙ方向という）に面する基準辺、１１ｃ，
１１ｄは偏心カムピン２３ａ，２３ｂに接する印
刷基板１１の辺、１１ｅは板バネ２４に接する印
刷基板１１の辺、１２は発光素子としてLEDを
用いたLEDアレイIC、１３は各LED対応に設け
られるトリミング用の膜抵抗素子、１４は膜抵抗
素子１３の両端に設けられる外部接続および
LEDとの接続のための導体部、１５はLEDカソ
ード用共通電極、１６は導電ペースト材、１７は
ボンデイングワイヤ、１８はモジユール、２１は
金属のベース、２２は金属ベース２１に形成され
た突き当て手段としての突起で２２ａ，２２ｂは
ｘ方向の突き当て手段の対としての突起の対、２
２ｃはｙ方向の突き当て手段としての突起、２３
ａ，２３ｂはｘ方向の押しつけ手段の対としての
偏心カムピンの対、２４はｙ方向の押しつけ手段
としての板バネ、２５は前記板バネ２４の受け、
３１は接続ケーブル、３２はデータ信号を示す。
ここで、まずモジユールの形成について説明す
る。印刷基板１１の表面には膜形成技術により予
め導体部１４、LEDカソード用共通電極１５、
膜抵抗素子１３を形成する。印刷基板１１の表面
の共通電極１５上にはLEDアレイIC12が印刷基
板１１のｘ方向の基準辺１１ａ、ｙ方向の基準辺
１１ｂを基準に寸法精度良く導電ペースト材１６
によりダイスボンドされる。この時導電ペースト
材１６がLEDアレイIC12の整列方向の端からは
み出してもこの時点で容易に除去できる。次に
LEDアレイIC12のアノード端子（図示せず）と
導体部１４はボンデイングワイヤ１７で接続され
る。導体部１４の先には各LEDの通電電流調整
のためのトリミング用膜抵抗素子１３が配されて
いる。この膜抵抗素子１３を抵抗トリミングし
LEDアレイIC12の発光パワーを均一に調整する。
以上によりモジユール１８が形成される。この状
態で検査を行ないモジユール１８の良否判定を行
なう。次に良品のモジユール１８のみを金属ベー
ス２１上に複数個置き、LEDアレイIC12の整列
を行なう。金属ベース２１にはプレス加工により
精度良く押し出された突き当て手段としての突起
２２ａ，２２ｂ，２２ｃが形成されている。この
金属ベース２１上にモジユール１８を置き、板バ
ネ２４を印刷基板１１の基準辺１１ｂに対向する
一辺１１ｅと受け２５の間に挿入し印刷基板１１
のｙ方向の基準辺１１ｂをｙ方向の突き当て手段
として突起２２ｃに押しつけ、モジユール１８の
ｙ方向の位置が決められる。次に偏心カムピン２
３ａ，２３ｂを回転させ印刷基板１１のｘ方向の
基準辺１１ａをｘ方向の突き当て手段としての突
起の対２２ａ，２２ｂに押しつけ接着剤で偏心カ
ムピン２３ａ，２３ｂの回転をロツクする。以上
の操作をくり返すことにより金属ベース１１上に
複数個のモジユール１８が精度よく整列される。
次にモジユール１８を金属ベース１１に固定させ
るが、固定手段としては押え金具、接着剤等の公
知の技術で行なわれる。更に印刷基板１１上の膜
抵抗素子１３に続く導体部１４には接続ケーブル
３１が各々接続されて外部からのデータ信号３２
を各モジユール１８のLEDアレイIC12に供給す
る。また接続ケーブル３１の上には導体配線１４
ａが通つている。このようにして、光プリントヘ
ツドが構成される。
ａは印刷基板１１の発光素子アレイの並び方向
（以下、ｘ方向という）に面する基準辺、１１ｂ
は印刷基板１１の基準辺１１ａに隣接したもので
あつて発光素子アレイの並び方向に直交する方向
（以下、ｙ方向という）に面する基準辺、１１ｃ，
１１ｄは偏心カムピン２３ａ，２３ｂに接する印
刷基板１１の辺、１１ｅは板バネ２４に接する印
刷基板１１の辺、１２は発光素子としてLEDを
用いたLEDアレイIC、１３は各LED対応に設け
られるトリミング用の膜抵抗素子、１４は膜抵抗
素子１３の両端に設けられる外部接続および
LEDとの接続のための導体部、１５はLEDカソ
ード用共通電極、１６は導電ペースト材、１７は
ボンデイングワイヤ、１８はモジユール、２１は
金属のベース、２２は金属ベース２１に形成され
た突き当て手段としての突起で２２ａ，２２ｂは
ｘ方向の突き当て手段の対としての突起の対、２
２ｃはｙ方向の突き当て手段としての突起、２３
ａ，２３ｂはｘ方向の押しつけ手段の対としての
偏心カムピンの対、２４はｙ方向の押しつけ手段
としての板バネ、２５は前記板バネ２４の受け、
３１は接続ケーブル、３２はデータ信号を示す。
ここで、まずモジユールの形成について説明す
る。印刷基板１１の表面には膜形成技術により予
め導体部１４、LEDカソード用共通電極１５、
膜抵抗素子１３を形成する。印刷基板１１の表面
の共通電極１５上にはLEDアレイIC12が印刷基
板１１のｘ方向の基準辺１１ａ、ｙ方向の基準辺
１１ｂを基準に寸法精度良く導電ペースト材１６
によりダイスボンドされる。この時導電ペースト
材１６がLEDアレイIC12の整列方向の端からは
み出してもこの時点で容易に除去できる。次に
LEDアレイIC12のアノード端子（図示せず）と
導体部１４はボンデイングワイヤ１７で接続され
る。導体部１４の先には各LEDの通電電流調整
のためのトリミング用膜抵抗素子１３が配されて
いる。この膜抵抗素子１３を抵抗トリミングし
LEDアレイIC12の発光パワーを均一に調整する。
以上によりモジユール１８が形成される。この状
態で検査を行ないモジユール１８の良否判定を行
なう。次に良品のモジユール１８のみを金属ベー
ス２１上に複数個置き、LEDアレイIC12の整列
を行なう。金属ベース２１にはプレス加工により
精度良く押し出された突き当て手段としての突起
２２ａ，２２ｂ，２２ｃが形成されている。この
金属ベース２１上にモジユール１８を置き、板バ
ネ２４を印刷基板１１の基準辺１１ｂに対向する
一辺１１ｅと受け２５の間に挿入し印刷基板１１
のｙ方向の基準辺１１ｂをｙ方向の突き当て手段
として突起２２ｃに押しつけ、モジユール１８の
ｙ方向の位置が決められる。次に偏心カムピン２
３ａ，２３ｂを回転させ印刷基板１１のｘ方向の
基準辺１１ａをｘ方向の突き当て手段としての突
起の対２２ａ，２２ｂに押しつけ接着剤で偏心カ
ムピン２３ａ，２３ｂの回転をロツクする。以上
の操作をくり返すことにより金属ベース１１上に
複数個のモジユール１８が精度よく整列される。
次にモジユール１８を金属ベース１１に固定させ
るが、固定手段としては押え金具、接着剤等の公
知の技術で行なわれる。更に印刷基板１１上の膜
抵抗素子１３に続く導体部１４には接続ケーブル
３１が各々接続されて外部からのデータ信号３２
を各モジユール１８のLEDアレイIC12に供給す
る。また接続ケーブル３１の上には導体配線１４
ａが通つている。このようにして、光プリントヘ
ツドが構成される。
以上説明したように、第１の実施例ではモジユ
ール形成後の検査で接続が良好でLEDカソード
用共通電極が電気的に独立し、LED発光パワー
が均一な良品モジユールが選別できその良品モジ
ユールにより光プリントヘツドを歩留り良く製造
できる利点がある。又、金属ベース上にプレス加
工で寸法精度良く形成された突き当て手段とこれ
に対応して設けられる押しつけ手段によりモジユ
ールをｘ，ｙ方向に位置決めできるのでLEDア
レイICを容易かつ精度よく整列することができ
る。
ール形成後の検査で接続が良好でLEDカソード
用共通電極が電気的に独立し、LED発光パワー
が均一な良品モジユールが選別できその良品モジ
ユールにより光プリントヘツドを歩留り良く製造
できる利点がある。又、金属ベース上にプレス加
工で寸法精度良く形成された突き当て手段とこれ
に対応して設けられる押しつけ手段によりモジユ
ールをｘ，ｙ方向に位置決めできるのでLEDア
レイICを容易かつ精度よく整列することができ
る。
なお、印刷基板１１の外形形状は第１の実施例
で示したもの以外に、例えば第３図ａ，ｂ，ｃに
示した如く、モジユールをｘ方向の位置決めする
突き当て手段と押しつけ手段の該個所４１で印刷
基板４２の幅４２ａがLEDアレイIC43の長さ４
３ａより小さくなつていればどのような形状でも
よいものである。
で示したもの以外に、例えば第３図ａ，ｂ，ｃに
示した如く、モジユールをｘ方向の位置決めする
突き当て手段と押しつけ手段の該個所４１で印刷
基板４２の幅４２ａがLEDアレイIC43の長さ４
３ａより小さくなつていればどのような形状でも
よいものである。
また、第１の実施例では各モジユールの印刷基
板上に膜抵抗素子を実装した場合について示した
が、この膜抵抗素子はモジユール外の他の場所に
設けることもできるし、LEDの発光パワーのば
らつきに応じて発光時間をコントロールする方式
であれば特に設ける必要はない。
板上に膜抵抗素子を実装した場合について示した
が、この膜抵抗素子はモジユール外の他の場所に
設けることもできるし、LEDの発光パワーのば
らつきに応じて発光時間をコントロールする方式
であれば特に設ける必要はない。
突き当て手段については、第１の実施例ではｘ
方向の突き当て手段２２ａ，２２ｂを対にした場
合を示したが、第１の実施例の場合とは逆にｙ方
向の突き当て手段を対にすることもできる。また
この突き当て手段は、プレス加工で突起を設ける
以外にガイドピンを打ちこんで形成することもで
きる。
方向の突き当て手段２２ａ，２２ｂを対にした場
合を示したが、第１の実施例の場合とは逆にｙ方
向の突き当て手段を対にすることもできる。また
この突き当て手段は、プレス加工で突起を設ける
以外にガイドピンを打ちこんで形成することもで
きる。
ベースについては、熱伝導のよいものであれば
金属でなくてもよく大型のセラミツク基板等を使
うこともできる。
金属でなくてもよく大型のセラミツク基板等を使
うこともできる。
発光素子については、LEDに現らずLEDと同
等のものであれば他の発光手段を用いることもで
きる。
等のものであれば他の発光手段を用いることもで
きる。
（考案の効果）
本考案は発光素子アレイICの実装をモジユー
ル単位で行ない複数個の良品モジユールを寸法精
度良く形成された突き当て手段と押しつけ手段を
有するベース上に個別に取り付け、発光素子アレ
イICを整列して光プリントヘツドを構成してい
るので発光素子アレイICの不良、抵抗トリミン
グの失敗等の問題が発生してもモジユールを交換
することにより対処でき、隣接発光素子アレイ
ICのカソード用共通電極の短絡に関してはモジ
ユール形成時にはみ出した導電ペースト材を除去
することにより対処できるので低コストで高精度
の光プリントヘツドが実現できる。また、印字幅
の調節も並べるモジユールの個数を変えることに
より簡単に対処できる等の利点もある。
ル単位で行ない複数個の良品モジユールを寸法精
度良く形成された突き当て手段と押しつけ手段を
有するベース上に個別に取り付け、発光素子アレ
イICを整列して光プリントヘツドを構成してい
るので発光素子アレイICの不良、抵抗トリミン
グの失敗等の問題が発生してもモジユールを交換
することにより対処でき、隣接発光素子アレイ
ICのカソード用共通電極の短絡に関してはモジ
ユール形成時にはみ出した導電ペースト材を除去
することにより対処できるので低コストで高精度
の光プリントヘツドが実現できる。また、印字幅
の調節も並べるモジユールの個数を変えることに
より簡単に対処できる等の利点もある。
第１図は従来の光プリントヘツドの構造を示
し、第１図ａは平面図、第１図ｂは一部を切欠い
た斜視図、第２図は本考案の第１の実施例の光プ
リントヘツドの構造で、第２図ａは平面図、第２
図ｂは一部を切欠いた斜視図、第３図は印刷基板
の外形形状の他の例を示した説明図である。 １１は印刷基板、１１ａ〜１１ｅは印刷基板１
１の各辺、１２はLEDアレイIC、１３は膜抵抗
素子、１４は導体部、１４ａは導体配線、１５は
LEDカソード用共通電極、１６は導電ペースト
材、１７はボンデイングワイヤ、２１は金属ベー
ス、２２ａ，２２ｂ，２２ｃは突き当て手段とし
ての突起、２３ａ，２３ｂは偏心カムピン、２４
は板バネ、２５は板バネ２４の受け、３１は接続
ケーブル、３２はデータ信号、４１はｘ方向位置
決め個所、４２は印刷基板、４２ａはｘ方向位置
決め個所での基板幅、４３はLEDアレイIC、４
３ａはLEDアレイIC長さ。
し、第１図ａは平面図、第１図ｂは一部を切欠い
た斜視図、第２図は本考案の第１の実施例の光プ
リントヘツドの構造で、第２図ａは平面図、第２
図ｂは一部を切欠いた斜視図、第３図は印刷基板
の外形形状の他の例を示した説明図である。 １１は印刷基板、１１ａ〜１１ｅは印刷基板１
１の各辺、１２はLEDアレイIC、１３は膜抵抗
素子、１４は導体部、１４ａは導体配線、１５は
LEDカソード用共通電極、１６は導電ペースト
材、１７はボンデイングワイヤ、２１は金属ベー
ス、２２ａ，２２ｂ，２２ｃは突き当て手段とし
ての突起、２３ａ，２３ｂは偏心カムピン、２４
は板バネ、２５は板バネ２４の受け、３１は接続
ケーブル、３２はデータ信号、４１はｘ方向位置
決め個所、４２は印刷基板、４２ａはｘ方向位置
決め個所での基板幅、４３はLEDアレイIC、４
３ａはLEDアレイIC長さ。
Claims (1)
- 【実用新案登録請求の範囲】 (1) 多数の発光素子をアレイ状に配列した発光素
子アレイと、当該発光素子アレイの並び方向に
面する一辺を第１の基準辺とし当該第１の基準
辺に隣接する一辺を第２の基準辺としてこれら
各基準辺に基づいて前記発光素子アレイが位置
決めされて搭載されている基板とを有する複数
のモジユールを備え、 当該各モジユールを搭載するものであつて、
当該各モジユールの配置に対応して所定の間隔
で設けられ且つ各モジユールの基板の第１の基
準辺を当接して位置決めを行なうための複数の
第１の突き当て手段の対と、当該各第１の突き
当て手段の対に対応して設けられ且つ当該各第
１の突き当て手段の対側に前記各モジユールの
基板を押圧する複数の第１の押しつけ手段の対
と、前記各モジユールの配置に対応して所定の
間隔で設けられ且つ各モジユールの基板の第２
の基準辺を当接して位置決めを行なうための複
数の第２の突き当て手段と、当該各第２の突き
当て手段に対応して設けられ且つ当該各第２の
突き当て手段側に前記各モジユールの基板を押
圧する複数の第２の押しつけ手段とを有するベ
ースを備え、 前記各モジユールの基板が、前記各第１の突
き当て手段の対の側に前記各第１の押しつけ手
段の対により且つ前記各第２の突き当て手段の
側に前記各第２の押しつけ手段により押圧され
て各モジユールが整列されていることを特徴と
する光プリントヘツド。 (2) モジユールの基板の第１の突き当て手段と第
１の押しつけ手段とではさまれる箇所の長さが
モジユールの基板の発光素子アレイを搭載する
箇所の長さより短かいことを特徴とする実用新
案登録請求の範囲第１項記載の光プリントヘツ
ド。 (3) ベースが金属ベースであつて、第１の突き当
て手段および第２の突き当て手段が金属ベース
にプレス加工を施して形成されることを特徴と
する実用新案登録請求の範囲第１項、または第
２項記載の光プリントヘツド。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1984016852U JPS60130050U (ja) | 1984-02-10 | 1984-02-10 | 光プリントヘツド |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1984016852U JPS60130050U (ja) | 1984-02-10 | 1984-02-10 | 光プリントヘツド |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60130050U JPS60130050U (ja) | 1985-08-31 |
| JPH0234041Y2 true JPH0234041Y2 (ja) | 1990-09-12 |
Family
ID=30504009
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1984016852U Granted JPS60130050U (ja) | 1984-02-10 | 1984-02-10 | 光プリントヘツド |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60130050U (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5229607B2 (ja) * | 2007-06-01 | 2013-07-03 | 株式会社リコー | 画像照明装置、画像読取装置及び画像形成装置 |
-
1984
- 1984-02-10 JP JP1984016852U patent/JPS60130050U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60130050U (ja) | 1985-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0460194B1 (en) | A light emitting diode printhead having improved signal distribution apparatus | |
| KR100188840B1 (ko) | 도전성 접촉자 유니트 | |
| US4851862A (en) | Led array printhead with tab bonded wiring | |
| US4899174A (en) | Method of making LED array printhead with tab bonded wiring | |
| US5870128A (en) | Light-emitting device assembly having in-line light-emitting device arrays and manufacturing method therefor | |
| JP2002074985A (ja) | メモリモジュールおよびその製造方法ならびにそれに使用するテストコネクタ | |
| JPH0234041Y2 (ja) | ||
| JPH0321354B2 (ja) | ||
| JP3167262B2 (ja) | ライン型サーマルプリントヘッド | |
| JP3234003B2 (ja) | サーマルヘッド | |
| JPS59184681A (ja) | 光プリントヘツド | |
| JPH0968557A (ja) | バーンインボード | |
| JP4232665B2 (ja) | 回路検査装置および回路検査方法 | |
| JP2824848B2 (ja) | サーマルヘッドアレイの導線接続構造 | |
| JPH08318639A (ja) | 発光素子アセンブリ及びその製造方法 | |
| US4315135A (en) | Thermal recording head | |
| JPH02128483A (ja) | 固体発光表示装置 | |
| JPS63275186A (ja) | 太陽電池アレイ | |
| JPS61209175A (ja) | Ｌｅｄプリントヘツド | |
| JPH0678003B2 (ja) | サーマルヘッドとその製造方法 | |
| JPH054375A (ja) | プリントヘツド | |
| JPS59178269A (ja) | サ−マルヘツド | |
| CN114987062A (zh) | 热敏头的制造方法以及热敏头 | |
| JPS63163182A (ja) | プリント板試験接続装置 | |
| JPH03203668A (ja) | 画像形成装置 |