JP4232665B2 - 回路検査装置および回路検査方法 - Google Patents
回路検査装置および回路検査方法 Download PDFInfo
- Publication number
- JP4232665B2 JP4232665B2 JP2004086854A JP2004086854A JP4232665B2 JP 4232665 B2 JP4232665 B2 JP 4232665B2 JP 2004086854 A JP2004086854 A JP 2004086854A JP 2004086854 A JP2004086854 A JP 2004086854A JP 4232665 B2 JP4232665 B2 JP 4232665B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- electronic component
- connection
- land
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Measuring Leads Or Probes (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Tests Of Electronic Circuits (AREA)
Description
図12は従来の電子部品の測定構成を示す図である。
押さえピンボード6には複数本の押さえピン41が鉛直方向に配設されており、測定用ピンボード43には計測プローブピン42・42・・・が立設されている。被測定回路基板7は計測プローブピン42・42・・・上に配設され、計測プローブピン42と実装される素子とを電気的に接続する。計測プローブピン42には配線44が接続されており、この配線44により計測部と計測プローブピン42とが接続されるものである。
被測定回路基板7を計測プローブピン42上に載置した状態で、押さえピン41を下方に移動させ、被測定回路基板7を計測プローブピン42に押さえつけるものである。この状態で、被測定回路基板7と計測プローブピン42との電気的接続を確立して、計測プローブピン42が接続した計測部において実装された部品の電気的特性を測定するものである。
また、薄膜形成法などにより基板上に構成される電極の耐久性を向上させるべく、測定を行う電子部品と電極を構成した基板との間に異方性導電体を配設するものも知られている(例えば、特許文献2)。このような技術において、測定される電子部品の端子パターンにあわせて、測定用基板上に構成する電極のパターンを決定するものであり、測定する電子部品の種類と同じだけの種類の測定用基板が必要となる。
そして、従来の計測手法では、計測機に接続される配線の数が多くなるものである。測定される電子回路の回路規模が大きくなるにつれて、回路数が増えるとともに、検査のための配線の数が膨大になる。このため配線の接続が煩雑となり、検査装置の設定にも多くの労力が必要となる。
さらに、ピンボードに計測プローブピンを立てて計測をする手法では、高密度実装に対応しにくい。そして、機械により計測プローブピンを立てる場合には、計測プローブピン間に一定の間隔が必要なため、高密度実装への対応が困難である。
測定対象素子を実装した被測定回路基板の測定において、基板に一様にランドを配置したものを回路検査用のプローブとするものである。ランドは、測定を行う電子回路の基板の製作工程を利用して構成可能であるため、電子部品の高密度化に応じてランドを高密度化することが可能である。これにより、汎用性を持ち、高密度化に対応可能なプローブを作製できるものである。
そして、計測部と回路検査用プローブとを接続する配線の数を削減するために、回路検査用プローブにおいて基板に一様に配置したランドを一定のブロックに分割し、スイッチ等を用いてランドとの接続を切換え可能とするものである。切換えスイッチを用いることによりそのスイッチの有するチャンネル数の配線を1つにまとめることができるものであり、チャンネル数の多い切換えスイッチを利用することにより、配線数を容易に削減することができる。
また、検査用のランドを配置した基板にマトリックス状の回路を構成して行と列の選択により特定のランドを選択可能とするものである。このように構成することにより、ランドをマトリックス状の回路を用いて行と列とで特定することができ、行と列の組み合わせにより配線の数を大幅に削減できるものである。
また、平坦な接続用回路基板により被測定回路基板を受け止めるので、被測定回路基板にかかる局部的なストレスを低減し易くなる。
また、接続用回路基板の構成を簡便にするとともに、汎用性の高い検査用プローブを構成できる。また、配線および基板上に形成するランドを容易に高密度化でき、高密度実装の電子部品に対しても適用可能な検査装置を構成できる。そして、行と列によりランドを選択するので接続される配線が少なくなり、検査装置を簡便な構成とすることができる。
図1は電子部品の検査状態を示す図であり、図2は電子部品の検査装置の組付け構成を示す図であり、図3は同じく側面図であり、図4は、接続用回路基板上面のランドの構成例を示す図である。
回路検査装置は、異方性導電体1、押さえピンボード6、検査用プローブとしてランドを配置した接続用回路基板2、接続用ケーブル3と測定部4とにより構成される。
電子部品である被測定回路基板7は、異方性導電体1を介して、接続用回路基板2上に配置され、被測定回路基板7の上方より押さえピンボード6により異方性導電体1に押さえつけられる。接続用回路基板2は測定部4と接続されており、接続用回路基板2と測定部4とはコネクタ5付き接続用ケーブル3により接続される。
接続用回路基板2は上面に、図2に示すごとく、一様にランド8を配置している。接続用回路基板2に設けられた個々のランド8は接続用基板2の一端に設けた端子にそれぞれ接続されており、コネクタ5を介して計測部4の接続用ケーブル3と電気的に接続可能に
構成されている。
ランド8の構成方法としては、従来のプリン基板などを構成する手法を用いることが可能であり、高密度化にも容易に対応可能となるものである。さらに、ランド8に接続する配線もプリント基板の作成手法を用いることが可能であり、接続用回路基板2を多層構造とするなどの手法により実現できるものである。
図5は被測定回路基板上の素子と接続用回路基板との接続構成を示す図、図6は被測定回路基板上の素子と接続用回路基板との接続構成を示す側面断面図である。
被測定回路基板7上の素子9は、基板配線12およびスルーホール等により、基板下面のランド10に接続している。被測定回路基板7の下面のランド10は、異方性導電体1を介して接続用回路基板2のランド8と電気的に接続されるものである。素子9に接続するランド10・10を、異方性導電体1を介して、接続用回路基板2に押し付けることにより、ランド10が接続用回路基板2のランド8に電気的に接続する。異方性導電体1においては、図6において点を打った部分で示される部位が通電して、ランド10とランド8とを電気的に接続するものである。
この他に、ランド10とランド8の位置合わせを確実に行う方法としては、回路基板の設計時において、ランド8の位置にあわせて基板におけるランドを構成することが可能である。設計を行う回路基板において、ランドを構成する位置を接続用回路基板2に構成されるランド8の位置から選択することにより、設計された回路基板を被測定回路基板7とした時に、ランド10とランド8との位置が容易に一致することとなる。なお、接続用回路基板2にはランド8が一様に設けられているため、このランド8の位置にあわせて基板のランド位置を合わせ易くできるものである。
また、検査される基板のランド10の位置に応じて接続用回路基板2の位置を調節することもできる。被測定回路基板7の測定部位に応じて接続用回路基板2の位置や向きを変更することも可能である。接続用回路基板2を被測定回路基板7に対して前後左右方向に平行移動させてランド10の位置にランド8を合わせることが可能であり、接続用回路基板2を被測定回路基板7に対して回転させてランド10の位置にランド8の位置を合わせることも可能である。
このような手法により、被測定回路基板7上の素子9を計測部4に電気的に接続し、素子9についての電気的特性の計測を行うことができる。すなわち、被測定回路基板7のランド10・10・・・に対応すべく、個々のランド8・8・・・が計測部4に接続されているので、被測定回路基板7の個々の素子について、通電検査、絶縁検査、インピーダンス検査を行うことができるものである。
第2実施例は、接続用回路基板に配設されているランドを複数のブロックに分けて、スイッチ等により選択可能とするものである。ブロック毎にスイッチ等が設けられ、このスイッチ等により電気的に接続するランドが選択されるものである。
図7は第2実施例におけるランドと計測部の接続構成を示す模式図であり、図8はスイッチ部によるランドの選択構成を示す図である。
接続用回路基板2において、ランド8・8・・・・は複数個を一つのブロックとしてスイッチ部21にまとめて接続されている。1つのブロックは1つのスイッチ部21に対応しており、同一ブロックに含まれるランド8は同一のスイッチ部21に接続される構成となっている。図7においては、1列(8個のラウンド)を1つのブロックとして、1つのスイッチ部21に接続している。これにより、ランドに接続した8本の配線を1本にまとめられる。すなわち、ブロックにおいて1つのランドを選択可能とすることにより、接続用基板回路と計測部4とを接続する配線の数を減少させて、接続用ケーブル3を簡便に構成することができるものである。
あるいは、配置される部品の構成に合わせて、ランドをブロックに分け、検査効率を向上させることができるものである。ランドのブロックの分け方は、特に限定されるものではなく、回路の検査状況や、接続用回路基板の構成や、スイッチの特性などに応じて適宜選択することが可能である。
図8に示すごとく、接続用回路基板2上に配設された素子9に対して、この素子9に接続する被測定回路基板のランド10・10の位置に対応するランド8・8を選択することにより、素子9の電気特性を計測することができる。すなわち、スイッチ部21・21において、対応するランド8に接続する配線とスイッチ部21の計測部4側の配線とを接続することにより、スイッチ部21の計測部4側の配線が、素子9に接続するランド8と接続される。これにより、計測部4により素子9を測定できるものである。
図9は第3実施例の回路構成を示す図であり、図10は選択された素子を測定する回路構成を示す図であり、図11は選択された素子に交流を流す構成を示す図である。
接続用回路基板2において、左右方向に横配線32・32・・・、前後方向に立て配線31・31・・・が設けられており、横配線32と縦配線31とは互いに接触しない構成となっている。そして、縦配線31と横配線32とにより構成される格子の一角にダイオードスイッチ33が配設され、縦配線31と横配線32とに接続している。なお、本実施例において、縦配線31にはランド8が接続しており、横配線32にはダイオードスイッチ33を介して接続する構成となっている。
接続用回路基板2において、横配線32の一端および縦配線31の一端には、交流電源46に接続した端子を接続可能に構成されている。横配線32には端子35a、端子36aを接続可能となっており、縦配線31には端子35b、端子36bと接続可能となっている。
端子35a・36aは任意の横配線32に接続可能に構成されており、端子35b・36bは任意の縦配線31に接続可能に構成されている。端子35a・36aおよび端子35b・36bが接続する配線を選択することにより、任意の素子に交流電源46を接続して、その電気的特性を測定可能とするものである。
これにより、ダイオードスイッチ33・33にはそれぞれ電圧上昇回路41が接続することとなる。
この状態において、素子9間に交流電源46より交流をかけると、ダイオードスイッチ33において、電圧上昇回路41による電流と、交流電源46とによる電流との合成された電流がダイオードスイッチ33に流れることとなる。ダイオードスイッチ33においては、交流の電圧が全体として十分に昇圧されているため、ダイオードスイッチ33では規則的な電圧変動がある直流電流として流れる。
2 接続用回路基板
3 接続用ケーブル
4 計測部
5 コネクタ
6 押さえピンボード
7 被測定回路基板
8 ランド(接続用回路基板)
9 素子
10 ランド(被測定回路基板)
11 配線
21 スイッチ部
31 縦配線
32 横配線
33 ダイオードスイッチ
35a・35b 端子
36a・36b 端子
Claims (2)
- 基板上に設けられた特性測定用電極に電子部品を当接させて電子部品の電気的特性を測定するための検査装置であって、
被測定回路基板を載置する異方性導電体と、異方性導電体を載置する接続用回路基板と、接続用回路基板に取り付けられる接続用ケーブルとを有し、
該接続用回路基板の基板面にランドを一様に配置し、該ランドを測定用プローブとし、
接続用回路基板に、平行に配設した複数の横配線と、該横配線と直交する複数の縦配線とにより、マトリックス状の回路を構成し、
縦配線と横配線とにより構成される格子の一角にダイオードスイッチを配設し、
交流電源と、前記交流電源からの交流電圧のグランドレベルを上昇して直流とする電圧上昇回路とを備え、
前記ランドを介して電子部品に接続されるダイオードスイッチに前記電圧上昇回路から直流電流を流すとともに、
前記交流電源から前記電子部品にダイオードスイッチを介して交流電流を供給することにより、電子部品の電気的特性を測定する、
ことを特徴とする回路検査装置。 - 基板上に設けられた特性測定用電極に電子部品を当接させて電子部品の電気的特性を測定する電子部品の検査方法であって、
基板面に一様にプローブとなるランドを設けるとともに平行に配設した複数の横配線と、該横配線と直交する複数の縦配線とによりマトリックス状の回路を構成し、前記縦配線と横配線とにより構成される格子の一角にダイオードスイッチを配設した接続用回路基板上に異方性導電体を載置し、
該異方性導電体上に被測定回路基板を載置し、
該被測定回路基板に装着された素子と接続用回路基板のランドとを異方性導電体を介して接続し、
前記マトリックス状の回路における、前記ランドを介して電子部品に接続されるダイオードスイッチに、交流電源からの交流電圧のグランドレベルを上昇して直流としたものを供給するとともに、
前記交流電源から前記電子部品にダイオードスイッチを介して交流電流を供給することにより、電子部品の電気的特性を測定する、
ことを特徴とする回路検査方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004086854A JP4232665B2 (ja) | 2004-03-24 | 2004-03-24 | 回路検査装置および回路検査方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004086854A JP4232665B2 (ja) | 2004-03-24 | 2004-03-24 | 回路検査装置および回路検査方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005274286A JP2005274286A (ja) | 2005-10-06 |
JP4232665B2 true JP4232665B2 (ja) | 2009-03-04 |
Family
ID=35174125
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004086854A Expired - Fee Related JP4232665B2 (ja) | 2004-03-24 | 2004-03-24 | 回路検査装置および回路検査方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4232665B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105004367B (zh) * | 2015-05-27 | 2017-12-05 | 工业和信息化部电子第五研究所 | 单片集成电路贮存寿命特征检测方法 |
JP7281620B2 (ja) * | 2018-10-15 | 2023-05-26 | パナソニックIpマネジメント株式会社 | 特性計測装置、部品実装装置、特性計測方法および部品実装方法 |
-
2004
- 2004-03-24 JP JP2004086854A patent/JP4232665B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005274286A (ja) | 2005-10-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2755486B2 (ja) | フォイル・アダプタを有するプリント回路基板テスト装置 | |
US7692435B2 (en) | Probe card and probe device for inspection of a semiconductor device | |
JP2000292437A (ja) | 導電性接触子及び導電性接触子ユニット | |
KR20020020980A (ko) | 기판 검사용 검사 지그 및 그 검사 지그를 구비한기판검사장치 | |
US9869697B2 (en) | Wiring substrate with filled vias to accommodate custom terminals | |
US5781021A (en) | Universal fixtureless test equipment | |
JPH06201725A (ja) | 導電性接触子及び導電性接触子ユニット | |
JP4115484B2 (ja) | 液晶パネル用検査装置 | |
JP4232665B2 (ja) | 回路検査装置および回路検査方法 | |
JP6182974B2 (ja) | 基板検査方法 | |
JP2001326257A (ja) | Icウエハの検査装置 | |
JP5528532B2 (ja) | 基板検査装置 | |
US7559773B2 (en) | Electrical connecting apparatus | |
JP4219729B2 (ja) | 液晶パネル用検査装置 | |
JP2010043868A (ja) | 電気検査ジグおよび電気検査装置 | |
JPH08222299A (ja) | 導電性接触子ユニット | |
JP4031185B2 (ja) | プリント回路基板検査器 | |
JP4334684B2 (ja) | 基板検査用センサおよび基板検査装置 | |
JPH05341007A (ja) | プリント配線板の検査装置 | |
JP2019066449A (ja) | プローブヘッド | |
JPH0234041Y2 (ja) | ||
JP2021165732A (ja) | 抵抗マッピング装置、抵抗測定装置、抵抗測定方法、プログラム、及び記録媒体 | |
JP2022012106A (ja) | 接続構造、検査方法及び検査プログラム | |
JPH0572231A (ja) | 回路基板の検査電極装置および検査方法 | |
JPH05215814A (ja) | 半導体デバイスの検査装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060607 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080428 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080507 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080626 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081118 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081201 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111219 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111219 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121219 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131219 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |