JPH0233416Y2 - - Google Patents

Description

【考案の詳細な説明】 〔技術分野〕 この考案は多重伝送用中継器チエツカに関する
ものである。

〔背景技術〕

一般的な多重伝送制御システムは、第１図に示
すように、１台の受信機RCと例えば８台の中継
器（各々アドレスとして１から８がそれぞれ割り
当てられている）TC₁〜TC₈とを伝送線Ｌで連絡
し、各中継器TC₁〜TC₈に負荷（図示せず）をそ
れぞれ接続している。

そして、受信機RCが中継器TC₁〜TC₈を介し
て端末器を制御するとともに、端末器の制御状態
を監視するようになつている。具体的には、受信
機RCが制御すべき端末器が接続された中継器、
例えばTC₁のアドレスデータ１と端末器の制御デ
ータを伝送線Ｌに送り出す。各中継器TC₁〜TC₈
は、伝送線Ｌに送り出されたアドレスデータおよ
び制御データを取り込むようになつており、取り
込んだアドレスデータと自己のアドレスとを比較
し、それらが一致したとき（自己のアドレスが指
定されたとき）に取り込んだ制御データにもとづ
いて端末器を制御するようになつている。この場
合、アドレスデータが１であるため、中継器TC₁
が制御データにもとづいて端末器の制御状態を切
替え、それ以外の中継器TC₂〜TC₈は制御状態の
切替えを行わない。

また、このときに自己のアドレスが指定された
中継器TC₁は、制御データを取り込むタイミング
と同じタイミングで監視データを伝送線Ｌに送り
出し、受信機RCは、この監視データを制御デー
タを送るタイミングと同じタイミングで取り込
み、端末器の制御状態を監視する。この監視デー
タは一つ前に送られた制御データに対してのもの
である。

通常、この多重伝送制御システムは、前の制御
サイクルと後の監視サイクルの２サイクル動作を
し、制御サイクルではアドレス１〜８の中継器
TC₁〜TC₈に対して各々制御データを送り、監視
サイクルではアドレス１〜８の中継器TC₁〜TC₈
の監視データを取り込み、制御サイクルでは監視
データを取り込まず、監視サイクルでは制御デー
タを送らないようになつている。

このような多重伝送制御システムにおいて用い
られる中継器は、第２図のように構成される。こ
の中継器は３制御３監視型のものを示し、受信機
RCに対し６本の伝送線L₁〜L₆で接続されてい
る。６本の内分けは、電源電圧＋12Vを電源ライ
ンL₁、GND（グラウンドライン）L₂、送信信号
（アドレスデータ＋制御データ）DPを送る送信信
号ラインL₃、返信信号（監視データ）RDを送る
返信信号ラインL₄、副同期信号CP₁を送る副同期
信号ラインL₅、主同期信号CP₂を送る主同期信号
ラインL₆である。副同期信号CP₁、主同期信号
CP₂、送信信号DPおよび返信信号RDは第３図の
ようなタイミングで伝送される。主同期信号CP₂
は、周期1KHz、ハイレベル（電源電圧）時間
0.3msecで常時受信機RCより送出されている。
副同期信号CP₁は、主同期信号CP₂と同じパルス
で位相が180度進んで送信され、主同期信号CP₂
の第１番目から第12番目までのパルスにそれぞれ
対応して送信され、第13番目から第16番目のパル
スの対応する期間の４パルスは空きパルスとな
り、この４パルスの空きパルスによつて各中継器
TC₁〜TC₈が信号送受信のスタート情報を検出す
るようになつている。送信信号DPは、第１ピツ
トから第８ビツトまでのアドレスデータと第９ビ
ツトから第12ビツトまで制御データとからなり、
これらのデータは、主同期信号CP₂の第１番目か
ら第12番目のパルスと同じタイミングで順次送ら
れる。返信信号RDは、主同期信号CP₂の第９番
目から第12番目までのパルスと同じタイミングで
送られる。

この中継器は、電源回路E₁によつて各回路部
に給電するようにしている。そして、受信機RC
から送られる主同期信号CP₂（第４図Ｂ）および
副同期信号CP₁（第４図Ａ）にもとづき、タイミ
ング発生回路TA₁が各種タイミングパルスを発
生する。

このタイミング発生回路TA₁は、主同期信号
CP₂の第１番目から第12番目までのパルスと同じ
タイミングで12個のパルスからなる読み込み信号
A₃（第４図Ｄ）を発生し、この読み込み信号A₃を
シフトレジスタSR₁のクロツク入力端CKに加え
る。それにより、シフトレジスタSR₁は受信器
RCから送られる送信信号DP（アドレスデータ＋
制御データ：第４図Ｃ）を順次シフトしながら読
み込むことになる。

このシフトレジスタSR₁が読み込み信号A₃（第
５図Ａ）によつて送信信号DPを読み込んでいる
途中、具体的には、読み込み信号A₃として８個
のパルスを出力して、送信信号DPのうち８ビツ
トのアドレスデータがシフトレジスタSR₁に読み
込まれ、シフトレジスタSR₁の出力端Q₁〜Q₈か
らアドレスデータが並列に出力されている状態に
おいて、すなわち、主同期信号CP₂の第８番目と
第９番目のパルスの間にある副同期信号CP₁のパ
ルスと同じタイミングでタイミング発生回路
TA₁ががアドレス一致タイミング判別信号A₄（第
５図Ｂ）を発生し、アドレス一致検出回路ADへ
送る。

アドレス一致検出回路ADは、アドレス一致タ
イミング判別信号A₄により、シフトレジスタSR₁
の出力端子Q₁〜Q₈より出力されるアドレスデー
タと８個のアドレス設定スイツチ群SW₁によつて
設定された自己アドレスとを比較判別し、両アド
レスが一致したときに出力端Ｑにアドレス一致信
号を発生し、これを出力回路DRに加える。

また、上記アドレス一致信号発生後も、シフト
レジスタSR₁は送信信号DPの読み込みをつづけ、
主同期信号CP₂の第９番目ないし第12番目のパル
スと同じタイミングでタイミング発生回路TA₁
が出力タイミングパルスA₆，A₇，A₈（第５図Ｆ，
Ｇ，Ｈ）をそれぞれ発生し、これを出力回路DR
に加える。

出力回路DRはアドレス一致信号が入力された
状態において、出力タイミングパルスA₆，A₇，
A₈が加えられたときに、シフトレジスタSR₁の出
力端子Q₁〜Q₃から出力されてデータ入力端D₁〜
D₃に入力される制御データを出力端Q₁〜Q₃より
出力し、遅延回路DL₁〜DL₃を介してリレーRY₁
〜RY₃を制御する。

また、タイミング発生回路TA₁、主同期信号
CP₂の第12番目と第13番目のパルスの間の副同期
信号CP₁のパルスと同じタイミングでリセツト信
号A₅（第５図Ｅ）を発生し、これをアドレス一致
検出回路ADに加える。これにより、アドレス一
致検出回路ADがアドレス一致信号の出力を停止
する。

また、タイミング発生回路TA₁は、主同期信
号CP₂の第８番目と第９番目のパルスの間の副同
期信号CP₁のパルスと同じタイミングでたち上が
る読み込み信号A₂（第５図Ｄ）を発生し、シフト
レジスタSR₂に加える。シフトレジスタSR₂は入
力端P₁〜P₄に加えられる３ビツトの監視データ
を読み込む。この監視データはホトカプラPC₁〜
PC₃を介して入力される。

この後、タイミング発生回路TA₁は、主同期
信号CP₂の第９番目から第12番目までのパルスと
同じタイミングで送り出しタイミング信号A₁（第
５図Ｃ）を発生して監視データを順次シフトしな
がら出力端Ｑより返信信号RDとして送り出す。

なお、返信信号RDは、アドレス指定があつた
ときのみ発信されるものであり、回路図には示し
ていないが、例えばアドレス一致信号が出力され
たときのみ監視データが発生するように構成した
り、あるいは送出タイミング信号A₁をアドレス
一致信号発生時のみ発生させるようにすることで
実現できる。

アドレス一致検出回路ADは、具体的には第６
図に示すような回路で実現される。第６図におい
て、エクスクルーシブオア回路EX₁〜EX₈とアン
ド回路AN₁は、アドレスデータD₁〜D₈と自己ア
ドレスD′₁〜D′₈とをそれぞれ個別に比較し、すべ
てが一致したときにアンド回路AN₁の出力が高
レベルとなり、このアンド回路AN₁の出力をＤ
フリツプフロツプFF₁がアドレス一致判別タイミ
ング信号A₄に応答して保持し、リセツト信号A₅
によりＤフリツプフロツプFF₁がリセツトされる
ようになつている。

出力回路DRは、具体的には第７図に示すよう
な回路で実現される。第７図において、アンド回
路AN₂〜AN₄はアドレス一致信号が出力された
ときに開いて制御データD₁〜D₃を通し、アンド
回路AN₅〜AN₇は出力タイミングパルスA₆，
A₇，A₈が出力されたときに開いて制御データD₁
〜D₃を通すようにしている。

このような多重伝送制御システムは、現場で施
工されるが、その工事中には、信号線、電源線等
の幹線の配線および中継器に接続されるセンサ、
ダンパ等への配線が正しく行われていなくて中継
器トラブルが発生する場合と、中継器自体の不良
によるトラブルが発生する場合との二つが起こる
おそれがある。

このようなトラブルに対して、その原因を早く
判別してトラブルに対処するために中継器を個別
にチエツクできるチエツカが要望されていた。

〔考案の目的〕

この考案は、中継器を個別にチエツクすること
ができる多重伝送用中継器チエツカを提供するこ
とを目的とする。

〔考案の開示〕

この考案の多重伝送用中継器チエツカは、受信
機より電源電圧と主同期信号および副同期信号と
アドレスデータおよび制御データからなる送信信
号とが送られ前記アドレスデータと自己アドレス
とが一致したときに前記制御データに応じて端末
器を制御し、前記端末器の制御状態の監視データ
からなる返信信号を前記受信機へ送る中継器をチ
エツクするための多重伝送用中継器チエツカであ
つて、 チエツクすべき中継器のアドレスを設定するア
ドレスデータ設定スイツチと、制御データを設定
する制御データ設定スイツチと、前記主同期信号
および副同期信号を発生する同期信号発生回路
と、前記中継器に対する電源電圧を発生する電源
回路と、送信開始スイツチと、送信開始信号とア
ドレスデータおよび制御データとを出力するとと
もに監視データが入力されるコンピユータと、前
記アドレスデータ設定スイツチおよび制御データ
設定スイツチによつて設定されるアドレスデータ
および制御データと前記コンピユータからのアド
レスデータおよび制御データとを切替出力する切
替回路と、この切替回路を制御する制御スイツチ
と、前記送信開始スイツチの操作および前記コン
ピユータからの送信開始信号のいずれか一方に応
答して前記切替回路より出力されるアドレスデー
タおよび制御データを読み込んで前記送信信号と
して直列に送り出す第１のシフトレジスタと、前
記中継器から送られる返信信号の監視データを順
次シフトしながら読み込んで並列に出力して前記
コンピユータへ送る第２のシフトレジスタと、こ
の第２のシフトレジスタの出力を表示する表示器
とを備える構成にしたことを特徴とする。

以下、この考案の実施例を図面にもとづいて詳
細に説明する。

この考案の一実施例の多重伝送用中継器チエツ
カを第８図ないし第１１図にもとづいて説明す
る。この多重伝送用中継器チエツカは、第８図に
示すように、試験時において、受信機RCに代え
て６本の伝送線L₁〜L₆を介して中継器TC₁〜TC₈
に接続されるものである。６本の内分けは、前記
したとおりである。

この多重伝送用中継器チエツカは、AC100Vの
交流電源ACによつて充電されるバツテリ電源
BTが各回路部に電源電圧を供給するとともに中
継器TC₁〜TC₈に＋12Vの電圧を供給する。

まず最初に、マニユアル／オート切替スイツチ
SW₅がマニユアル側に切替えられてマルチプレク
サMX₁，MX₂がアドレスデータ設定スイツチ群
SW₃および制御データ設定スイツチ群SW₄により
設定されたアドレスデータおよび制御データを出
力するように切替えられている場合について説明
する。

タイミング発生回路TA₂は、常時主同期信号
CP₂（第９図Ｃ）と副同期信号CP₁（第９図Ｂ）と
を発生しており、送信開始スイツチSW₂を押す
と、スイツチ入力回路SIが送信開始パルスB₆（第
９図Ａ）を発生し、タイミング発生回路TA₂に
加える。タイミング発生回路TA₂は、送信開始
パルスB₆と副同期信号CP₁とをもとにして主同期
信号CP₂の第１番目のパルスの半周期前の副同期
信号CP₁のパルスと同じタイミングで立上がる読
み込みタイミング信号B₇（第９図Ｇ）と、主同期
信号CP₂の第１番目のパルスの半周期前の副同期
信号CP₁のパルスから第12番目のパルスの半周期
前の副同期信号CP₁のパルスまでの各パルスの後
縁のタイミングでシフト信号B₃（第９図Ｄ）およ
びゲート制御信号B₄（第９図Ｅ）を発生する。シ
フトレジスタSR₃は読み込みタイミング信号B₇の
タイミングでアドレス設定スイツチ群SW₃により
設定されたアドレスデータを読み込み、シフトレ
ジスタSR₄は同じタイミングで制御データ設定ス
イツチ群SW₄により設定された制御データを読み
込み、シフトレジスタSR₃，SR₄はシフト信号B₃
によつて読み込んだアドレスデータおよび制御デ
ータを順次シフトし、ゲート制御信号B₄で制御
されるアンド回路AN₈を通してゲート制御信号
B₄のパルス幅を有する送信信号DP（第９図Ｆ）
を出力する。

また、タイミング発生回路TA₂は、主同期信
号CP₂の第９番目から第12番目までのパルスの
各々と同じタイミングで読み込み信号B₅（第１０
図Ａ）を発生し、シフトレジスタSR₅がこの読み
込み信号B₅にもとづいて返信信号RD（第１０図
Ｂ）を順次読み込み、監視データを出力端Q₀〜
Q₃に出力し、これによつて表示素子LED₁〜
LED₄が駆動され、監視データが表示素子LED₁〜
LED₄で表示されることになる。なお、第１０図
Ｂの返信信号RDは破線で示すパルスがでていな
いときに２の制御が完了したことを表わす。

つぎに、この多重伝送用中継器チエツカの操作
手順について説明する。

アドレス設定スイツチSW₃をチエツクすべき
中継器アドレスにセツトする。

制御データ設定スイツチ群SW₄をチエツクす
べき制御状態にセツトする。

送信開始スイツチSW₃を押す（制御サイク
ル）。例えば、中継器アドレスを１、制御２と
設定すれば、送信信号DPは第１１図Ａのよう
になり、アドレスの中継器TC₁から返信される
返信信号RDは第１１図Ｃのようになり、この
ときの返信信号RDは一つ前の制御状態に対応
するもので、監視データとはならない。

送信開始スイツチSW₃を押す（監視サイク
ル）。このときの送信信号DPは第１１図Ｂのよ
うになり、アドレス１の中継器TC₁から返信さ
れる返信信号RDは第１１図Ｄのようになり、
このときの返信信号RDの監視データはにお
いて送信した送信信号DPの制御データに対応
して動作した結果を示すものであり、におけ
る制御データとにおける監視データとを比較
すれば、アドレス１の中継器TC₁の制御２の動
作がチエツクできる。

なお、このチエツクは各アドレスの中継器TC₁
〜TC₈について順次行ない、また各制御について
も順次行なう。

つぎに、マニユアル／オート切替スイツチSW₅
がオート側に切替えられ、マルチプレクサMX₁，
MX₂がコンピユータCPから出力されるアドレス
データおよび制御データを出力するように切替え
られている場合は、コンピユータCPからの送信
開始信号により送信開始スイツチSW₂を操作した
ときと同じ動作をし、コンピユータCPがアドレ
スデータおよび制御データを出力し、監視データ
を取り込むことになり、コンピユータCPを適切
にプログラムすることにより簡易受信機として動
作させることができる。なお、PC₄〜PC₅，PC₆
〜PC₇，PC₈〜PC₉はホトカプラである。OR₁は
オア回路、IN₁はインバータで、マルチプレクサ
MX₁，MX₂のそれぞれの２制御入力端に相異な
るレベルの電圧を加えるようになつている。

このように構成した結果、各中継器TC₁〜TC₈
の回路のチエツク、中継器渡り線のチエツク、端
末器配線のチエツクを行うことができる。また、
バツテリ電源BTによつて作動し、かつ小形軽量
であるため、持ち運びが容易であり、中継器トラ
ブルの原因解明を迅速に行うことができる。

また、コンピユータCPを接続したことによつ
て、簡易な受信機を構成することができ、施工現
場において受信機がまだ稼動していない状態でも
簡易な制御、監視を行うことができる。

なお、上記実施例では、アドレスデータ８ビツ
ト、制御データ４ビツトの例について説明した
が、制御データが８ビツトの場合でも同様であ
り、その他のビツト数でも同様である。

〔考案の効果〕

この考案の多重伝送用中継器チエツカによれ
ば、各中継器のトラブルの解明を迅速に行うこと
ができる。また、簡易な受信機として作動させる
ことができるため、簡単な制御、監視を行わせる
ことができる。

【図面の簡単な説明】

第１図は従来の多重伝送制御システムの概略
図、第２図はその中継器の回路図、第３図、第４
図および第５図はその各部のタイミング図、第６
図および第７図は中継器の要部具体回路図、第８
図はこの考案の一実施例の多重伝送用中継器チエ
ツカの回路図、第９図、第１０図および第１１図
はその各部のタイミング図である。 BT……バツテリ電源、SW₃……送信開始スイ
ツチ、TA₂……タイミング発生回路、SR₃，
SR₄，SR₅……シフトレジスタ、SW₃……アドレ
スデータ設定スイツチ、SW₄……制御データ設定
スイツチ、LED₁〜LED₄……表示素子、SW₂……
マニユアルオート切替スイツチ、MX₁，MX₂…
…マルチプレクサ、CP……コンピユータ。

Claims (1)

1. 【実用新案登録請求の範囲】 受信機より電源電圧と主同期信号および副同期
   信号とアドレスデータおよび制御データからなる
   送信信号とが送られ前記アドレスデータと自己ア
   ドレスとが一致したときに前記制御データに応じ
   て端末器を制御し、前記端末器の制御状態の監視
   データからなる返信信号を前記受信機へ送る中継
   器をチエツクするための多重伝送用中継器チエツ
   カであつて、 チエツクすべき中継器のアドレスを設定するア
   ドレスデータ設定スイツチと、制御データを設定
   する制御データ設定スイツチと、前記主同期信号
   および副同期信号を発生する同期信号発生回路
   と、前記中継器に対する電源電圧を発生する電源
   回路と、送信開始スイツチと、送信開始信号とア
   ドレスデータおよび制御データとを出力するとと
   もに監視データが入力されるコンピユータと、前
   記アドレスデータ設定スイツチおよび制御データ
   設定スイツチによつて設定されるアドレスデータ
   および制御データと前記コンピユータからのアド
   レスデータおよび制御データとを切替出力する切
   替回路と、この切替回路を制御する制御スイツチ
   と、前記送信開始スイツチの操作および前記コン
   ピユータからの送信開始信号のいずれか一方に応
   答して前記切替回路より出力されるアドレスデー
   タおよび制御データを読み込んで前記送信信号と
   して直列に送り出す第１のシフトレジスタと、前
   記中継器から送られる返信信号の監視データを順
   次シフトしながら読み込んで並列に出力して前記
   コンピユータへ送る第２のシフトレジスタと、こ
   の第２のシフトレジスタの出力を表示する表示器
   とを備えた多重伝送用中継器チエツカ。