JPH0233288A - Ｄｐｃｍ符号化装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は高いデータ転送率を有するＤＰＣＭ符号化のた
めの装置に関するものである。

〔従来の技術〕

たとえば「プロシーディング、アイ、イー、イー（Ｐｒ
ｏｃ、ＩＥＥＥ）Ｊ、第７３巻、第４号、１９８５年４
月、第５９２〜５９８頁（特に第１図、第２図および第
４図参照）から公知のＤＰＣＭ符号化のための装置は第
７図の原理回路図に示すようなものである。この装置の
入力端１に、詳細には図示さていないサンプル・アンド
・ホールド回路を介して供給される一連のディジタル化
された像点信号Ｓが与えられている。データフローを低
減するため、たとえば像質を悪化させることなくビット
伝送速度を下げ得るように、像信号の冗長であり重要で
ない部分を取り除くことが行われる。詳細には、このこ
とは、相続く像点信号が受信個所に通ずる伝送チャネル
を介して伝送されるのではなく、それぞれ現在の像点信
号Ｓと先行の像点信号に基づいて予測器のなかで求めら
れた予測値↑との間の差分形成により形成される差分信
号のみが伝送されることにより行われる。このような方
法は差分パルスコード変調（ＤＰＣＭ）とも呼ばれる。

ＤＰＣＭ符号化のために必要な差分形成は第７図のよう
に、第１の入力端で入力端ｌと、また第２の入力端で予
測器３と接続されている減算器２のなかで行われる。予
測誤差とも呼ばれる各差分信号Δは量子化器４のなかで
量子化され、その際に生ずる、量子化誤差ｑを伴う差分
信号Δ、＝Δ＋９がコーグ５のなかでコード化され、出
力端６を介して伝送チャネルに供給される。予測値↑を
形成するため、量子化器４の出力側の回路点７から出発
し、第１の加算器８、リミッタ９および予測器３を含ん
でおり、また減算器２の第２の入力端に導かれている１
つの再帰的な信号経路が設けられている。予測器３の出
力端はさらに第１の加算器８の第２の入力端と接続され
ている。第１の加算器８は量子化された差分信号Δ、お
よび予測値ｔの加算によりいわゆる再構成された像点信
号Ｓ、を形成する。各現在の像点信号Ｓに対して、予測
器３が先行の像点信号の少なくとも１つから予測値舎を
供給する。

第８図のように、１つのテレビジョン像ｍのなかで行ｎ
に位置する現在の像点をＸ、直前に走査された像点をＡ
、先行の行ｎ−１のＸに相応する像点を０１またＣに隣
接しＣの直前または直後に走査された像点をＢおよびＤ
と名付け、また、先行の像ｍ−１の相応の像点をＸ′お
よびＡ′ないしＤ′と名付けると、下記の事柄が生ずる
。Ｘの像点信号に対する予測値令を形成するため、点Ａ
ないしＤの少なくとも１つの像点信号を利用することが
でき、その際には二次元（２Ｄ）予測と呼ぶ。

これに対して追加的にまたは専ら像点Ｘ′およびＡ′な
いしＤ′の少な（とも１つの像点信号を使用すると、三
次元（３Ｄ）予測が行われる。予測値舎は前者の場合に
はたとえば２Ｄ推定弐Ｓ−α−ｓＡ＋β−ｓ、＋γ−３
ｃ＋δロｓＤにより求められ、また後者の場合にはたと
えば３Ｄ推定式 ％式％（２） により求められる。ここで、ｓＡは像点Ａの再構成され
た像点信号、Ｓ＝は像点Ｂの再構成された像点信号（以
下同様）、また係数α、β、γおよびδは個々の像点信
号に対応付けられている評価係数である。

シュトウットガルトのＳＥＬ株式会社の研究センター報
告、第２１３〜２２２頁のビータ−・ピルシュ（Ｐｅｔ
ｅｒ　Ｐｉｒｓｃｈ）の論文“ビデオ信号のＤＰＣＭ符
号化のための０ＭＯ３−ＩＣのアーキテクチュアおよび
回路技術（Ａｒｃｈｉｔｅｋｕｒ　ｕｎｄ　５ｃｈａｌ
ｔｋｒｅｉｓｔｅｃｈｎｉｋ　ｉｎ　ＣＭＯ５−ＩＣｓ
　ｆｉｒ　ｄｉｅ　ＤＰＣＭ−Ｃｏｄｉｅｒｕｎｇｖｏ
ｎ　Ｖｉｄｅｏｓｉｇｎａｌｅｎ）”はＤＰＣＭ技術の
原理に関する展望を与え、二次元の予測およびＤＰＣＭ
アーキテクチュア解決策を有するＤＰＣＭシステムが紹
介されている。上記論文の第５図は４段の予測誤差決定
を有する変形されたＤＰＣＭシステムおよび予測器を示
している。この装置のなかの時間臨界的な経路は単に減
算器、量子化器およびレジスタから成っている。この経
路とならんで、２つの相続くレジスタの間で２つの加算
または１つの加算および１つの減算が必要である別の経
路のみが存在している。第３節の第２１８頁に示されて
いる理由から、リミッタ機能を第５図による装置では１
つのループのなかではなく入力側に設けることが必要で
ある。従って、オーバフローおよびアンダフローを防止
するため入力信号の数の範囲が制限され、このことは多
くの場合に望ましくない、リミッタ機能はＤＰＣＭ装置
内に生ずるオーバフローまたはアンダフローの際に初め
て能動化されるべきであろう。

〔発明が解決しようとする課題〕

本発明の課題は、ＤＰＣＭ符号化のための装置であって
、できるかぎり簡単な回路構成で迅速な信号処理が保証
されている装置を提供することである。

〔課題を解決するための手段〕

この課題を解決するため、本発明によれば、ディジタル
化された像点信号から入力端においてそれぞれ予測値が
差し引かれ、得られた差分信号が処理の後に信号伝送の
ために利用される高いデータ転送率のＤＰＣＭ符号化の
ための装置であって、再構成された像点信号を形成する
ための第１の加算器と、予測値を形成するための予測器
と、差分信号を形成するための第１の減算装置とを有す
るＤＰＣＭ符号化装置において、差分信号を処理するた
めに差分信号が１つの差分信号に属する量子化誤差を出
力するための装置を介して第２の加算器の第１の入力端
に導かれ、第２の加算器の第２の入力端が差分信号を与
えられており、また第２の加算器の出力端から信号が信
号伝送のために取り出し可能であり、差分信号に属する
量子化誤差を出力するための装置の出力端が第１の加算
器の第１の入力端と接続され、第２の入力端がディジタ
ル化された像点信号を与えられており、また第１の加算
器の出力端が予測器を介して第１の減算装置と接続され
る。

請求項２ないし１１には本発明の好ましい構成例があげ
られている。

〔発明の効果〕

本発明により得られる利点は特に、所望のリミッタ機能
が本発明の１つの実施例では入力側に配置される必要が
ないこと、また装置が１つの実施例では１つのＤＰＣＭ
システムに対して最短可能な臨界経路（量子化アクセス
、加算およびレジスタ）を有することにある。たとえば
ｌ５ＤＮ広帯域システムに対するＣ０３Ｔ仕様の場合の
ように、再構成された値に対する制限が必要である場合
には、臨界的経路が単に１つのオーバフロー認識および
１つのマルチプレクサだけ延長される。さらに、１つの
類似の短い臨界的経路を予測式のなかの再帰的な組み入
れにより導き出すシステム（前記論文の第２１９頁の第
５図参照）と対照的に、ここでは２Ｄまたは３Ｄ予測か
らの値が１回しか差し引かれない、加算器の数がより少
ない。たいていの可能な量子化特性曲線では、量子化誤
差の値範囲が代表値の値範囲よりも小さい、必要なメモ
リはより少ないポジションを出力すればよく、従ってよ
り小さい、同じく、外部に実現されるメモリではＩ１０
費用が従来の技術による装置にくらべて少ない。

〔実施例〕

以下、図面に示されている好ましい実施例により本発明
を一層詳細に説明する。

ＤＰＣＭ符号化のために必要な差分形成は第１図による
第１の実施例では第７図による公知の装置の原理図の場
合のように、第１の入力端でＤＰＣＭ回路の入力端１と
、また第２の入力端で予測器１０と接続されている減算
器２ａのなかで行われる。すべての差分信号または予測
誤差は、量子化器の代わりに、差分信号に属する量子化
誤差を出力するための装置１１に供給される。さらに、
第１図の本発明による装置は、第１の入力端で上記装置
１１の出力端と、また第２の入力端で減算器２ａの出力
端と接続されている追加の加算器１２を有する。この加
算器１２のなかで、減算器２ａの出力端における予測誤
差Δに付属の量子化誤差９が加算されることにより、量
子化された予測誤差Δ９が生ずる。量子化された予測誤
差Δ、を供給する別の加算器１２の出力端１３は、図示
されていないコーグを介して伝送チャネルと接続′され
ている。予測値省を形成するため、差分信号に属する量
子化誤差を出力するための装Ｗ１１の出力端から出発し
、第１の加算器８および予測器１０を含んでおり、また
減算器２ａの第２の入力端に導かれている再帰的な信号
経路が設けられている。第１の加算器の出力端は第７図
によるＤＰＣＭ構造とまさに同じく１つのいわゆる再構
成された像点信号ｓ、を供給する。第７図からの公知の
ＤＰＣＭ構造に従って、この像点信号Ｓ１は予測値↑と
量子化された予測誤差Δ９との加算から生ずる。Ｎ子化
された予測誤差Δ、の代わりに、第１図からの本発明に
よるＤＰＣＭ構造によれば、第１の加算器８の第１の入
力端には特定の差分信号に属する量子化誤差ｑが第１の
入力端を介して供給され、また第１の加算器８の第２の
入力端には、入力端１に与えられている現在の像点信号
Ｓが与えられる。こうして、再構成された像点信号ｓ８
が像点信号Ｓと差分信号に属する量子化誤差ｑとの加算
から生ずる。予測および予測誤差Δの計算は第１図の本
発明による回路で全く変更を受けない、量子化誤差ｑは
予測誤差Δにメモリ、ＰＬＡまたは論理ゲートの装置に
より対応付けられ差分信号に属する量子化誤差を出力す
るための装置１１により、従来のＤＰＣＭ技術にくらべ
て簡単な回路構成を行うことが可能である。このために
必要とされるメモリは一般に従来の装置によるＤＰＣＭ
構造内の量子化器よりも少ないボジシッン数を有する。

なぜならば、量子化特性曲線上の代表値の大きい値範囲
に、付属の量子化誤差のより小さい値範囲が向き合って
いるからである。

第２図には、予測器がＩＤ予測器１４および２Ｄ／３Ｄ
予測器１５に分割された第１図による装置の第１の変形
例が示されている。この場合、次元の予測器１４は直前
の値を処理し、二または三次元の予測器１５はその他の
すべての値を処理する。これらのその他の値にはたとえ
ば先行の行の像点または先行の像の像点が属している。

一次元または二次元／三次元予測器の信号部分↑３．６
ｔは次々に現在の像点信号から差し引かれる。

そのために第２の減算器２ｂが必要になる。この第２の
減算器２ｂは第１の減算器２ａと差分信号に属する量子
化誤差を出力するための装置１１との間に接続されてお
り、従って第１の減算器２ａの出力端は第２の減算器２
ｂの第１の入力端と、また第２の減算器２ｂの出力端は
上記装置１１の入力端と接続されている。第２の減算器
２ｂの第２の入力端は一次元の予測器１４を介して第１
の加算器８の出力端と接続されており、従って一次元の
予測器１４の入力端には再構成された像点信号ｓ、ｌが
与えられている。一次元の予測器１４は第２図によれば
レジスタ１６および評価器１７の直列回路から形成され
、評価器１７は再構成された像点信号Ｓ、を値αで重み
付ける。その際に一次元の予測器１４は再構成された像
点信号ｓＩｌを１クロツクだけ遅延させ、またそれに重
み係数αを乗算する。第２図による装置の基本的な配線
は第１図によるＤＰＣＭ構造と一致しており、従って従
来技術に属する量子化器４は、差分信号に属する量子化
誤差を出力するための装置１１およびその後に接続され
ている加算器１２により置換されている。

第３図には第１図によるＤＰＣＭ構造の第２の変形例が
示されている。再構成された像点信号ｓｌは現在の像点
信号Ｓと差分信号に付属の量子化誤差ｑとの加算により
計算されるので、一次元の予測器は再び、現在の像点信
号Ｓを遅延させかつ重み付は係数αを乗算する第１の部
分１８と、差分信号に付属の量子化誤差ｑを遅延させか
つ同じく重み付は係数αを乗算する第２の部分１９とに
分割され得る。これらの両信号部分子　Ｉ　Ａ％　”　
Ｉ　＊は同じく次々と現在の像点信号Ｓから差し引かれ
、従って第１図によるＤＰＣＭ構造にくらべて２つの追
加の減算器２ｂ、２ｃが必要である。この場合、第２の
追加の減算器２ｃの入力端は現在の像点信号Ｓと接続さ
れており、別の入力端は一次元の予測器の第１の部分１
８を介してＤＰＣＭ構造の入力端ｌに接続されている。

上記の減算器２ｃの出力端は第１の減算器２ａの第１の
入力端と、また第１の減算器２ａの出力端は第３の追加
の減算器２ｂの第１の入力端と、またこの減算器２ｂの
出力端は差分信号に属する量子化誤差を出力するための
装置ｌｌと接続されている。差分信号に属する量子化誤
差を出力するための装置１１の出力端と第３の減算器２
ｂの第２の入力端との間に一次元の予測器の第２の部分
１９が配置されている。

一次元の予測器の第１の部分も第２の部分もレジスタ１
６１．１６’およびその後に接続されている、現在の像
点信号Ｓまたは差分信号に付属の量子化誤差ｑに重み付
は係数αを乗算する評価器１７′、１７′の直列回路か
ら成っている。特に２Ｄまたは３Ｄ予測器ならびに差分
信号に属する量子化誤差を出力するための装置１１およ
びその後に接続されている加算器１２の結線は第２図に
よるＤＰＣＭ構造と一致している。

最短可能な臨界的経路を有する、第３図による本発明に
よるＤＰＣＭ構造の１つの変形例が第４図に示されてい
る。第３図によるＤＰＣＭ構造の場合とまさに同じく、
予測器は２Ｄまたは３Ｄ予測器１５’と、第１および第
２の部分１８′、１９′から成るＩＤ予測器とに分割さ
れている。上記のＤＰＣＭ構造と比較して、いくつかの
レジスタが他の個所に配置され、または補足されている
。

他方、それとは逆に、レジスタ２４は２Ｄまたは３Ｄ予
測器の行または像メモリから除かれた。このことは“−
Ｔ″を有する説明により示される。

この措置により、ＤＰＣＭ構造に対して最短可能な臨界
的経路（量子化アクセス、加算およびレジスタ；重み付
は係数αが２の墓から成り、従ってまた計算時間を必要
としないバス再配置が実現され得るかぎり）を構成する
ことが可能であり、このことはＤＰＣＭ構造の高い処理
速度を保証する。

ＤＰＣＭ構造内のレジスタの位置変更に基づいて、第３
図中と同一の機能を得るために人力および出力範囲内の
各１つのレジスタを除くことも必要である。このことが
、ここに示されるように、怠られると、確かに回路の待
ち時間、すなわち入力値の入力から付属の出力値の出力
までの時間は高められるが、ＤＰＣＭ構造の機能は変化
しない。特に第１の加算器８の第１、第２および第３の
減算器２ａ、２ｃ、２ｂならびに差分信号に属する量子
化誤差を出力するための装置１１およびその後に接続さ
れている加算器１２の配置の構造的構成および２Ｄまた
は３Ｄ予測器１５′の配置は、下記のことを例外として
、第３図によるＤＰＣＭ構造に等しい、一次元予測器の
第１および第２の部分１８′、１９’がいずれも、レジ
スタおよび評価器の直列回路から成っておらずに、単に
評価器１７′、１７′から成っている。再帰的信号経路
のなかに、行または像メモリがレジスタ２４だけ短縮さ
れた２Ｄまたは３Ｄ予測器１５′が位置している。この
ことは第４図による装置で、第２図および第３図中に使
用された２Ｄまたは３Ｄ予測器１５に“−Ｔ″レジスタ
続くことにより示されている。第３図によるＤＰＣＭ構
造にくらべて別のレジスタ２０．２１が第１の減算器２
ａと第２の減算器２ｃとの間ならびに第３の減算器２ｂ
と差分信号に属する量子化誤差を出力するための装置１
１との間に設けらており、他方において現在の１魚信号
を第１の加算器８の第２の入力端に与える信号経路は２
つの抵抗器２２．２３の直列回路を設けられている。こ
の場合、一次元予測器の第１の部分１８’はその第１の
端子で上記のレジスタ２２．２３の間に、またその第２
の端子で第２の減算器２ｃの第２の入力端と接続されて
いる。

第５図には、第１の減算器２ａと第３の減算器２ｂとの
間に配置されている追加のレジスタを有する、第４図に
よるＤＰＣＭ構造の１つの変形例が示されている。この
゛措置により、メモリーアクセス時間に比較して遅い加
算器においてＤＰＣＭ構造に対する有効な信号処理を可
能にすることが可能である。しかし一般にこのことは必
要ではない。なぜならば、２つのカスケード加算はメモ
リアクセスと加算との和よりも速く進行するからである
。それにもかかわらずレジスタ２５を第１の減算器２ａ
と第３の減算器２ｂとの間に配置することが必要であれ
ば、第１の加算器の第２の入力端に対する別のレジスタ
２６を設け、また２Ｄまたは３Ｄ予測器の像または行メ
モリが全体で２つのレジスタ２４．２７だけ短縮する必
要がある。

この場合、第５図によるＤＰＣＭ構造の基本的配置は第
４図の装置に一致しており、従ってこの場合にも量子化
アクセス、加算およびレジスタから成る最短可能な臨界
的経路が存在している。

多くのＤＰＣＭシステムでは、再構成された像点信号の
値範囲が制限されなければならない、この制限機能は第
６図に示されている仕方で内蔵され得る。３つの状態（
値範囲の下側、内側および上側）がオーバフロー認識装
置により認識される。

このオーバフロー認識装置は、３つの値（下限値、非制
限値および上限値）の間を選択するマルチプレクサを制
御する。第６図によるＤＰＣＭ装置の基本的な結線は再
び第４図による装置から出発され、その際に示されてい
る装置は追加的にオーバフロー認識装置３０．２つのマ
ルチプレクサ２８．２９ならびに３つの減算器３３．３
４．３５を設けられている。この場合、オーバフロー認
識装置３０は第１の加算器８の出力端と接続されており
、またその出力端で第１および第２のマルチプレクサ２
８．２９を制御する０両マルチプレクサはそれぞれ２つ
の入力端および１つの出力端を有し、第１のマルチプレ
クサ回路２８はその第１の再入力端にそれぞれ下限値Ｇ
−または上限値Ｇ°を与えられており、また第３の入力
端はオーバフロー認識装置の入力端と共通に第１の加算
ｎ８の出力端に接続されている。第１の再構成された像
点信号Ｓ、を導く第１のマルチプレクサ２８の出力端は
２Ｄまたは３Ｄ予測器１５′の入力端に接続されている
。第２のマルチプレクサ２９はそれぞれその第１の再入
力端で第４および第５の減算器３４．３５の出力端に接
続されており、上記減算器の再入力端は並列に接続され
、また第６の減算器３３と接続されており、その第１の
端子は第３のレジスタ２２と第４のレジスタ２３との間
の接続点３２と接続されており、その第２の端子は２Ｄ
または３Ｄ予測器１５′を介して再構成された像点信号
ｓ、を与えられている。この場合、２Ｄまたは３Ｄ予測
器は再び、レジスタ２４だけ第１図からの対応する予測
装置にくらべて短縮されている行または像メモリを有す
る。第４の減算器３４の第２の入力端は評価器３６を介
して上限値Ｇ。

と接続されており、またこの評価器３６は上限値Ｇ０に
重み付は係数αを乗算し、他方において第５の減算器３
５の第２の入力端は別の評価器３７を介して下限値Ｇ−
と接続されており、またこの評価器は下限値Ｇ−に同じ
く重み付は係数αを乗算する。第２のマルチプレクサ２
９の第３の入力端は第３の減算器２ｂの出力端と接続さ
れており、またこのマルチプレクサ２９の出力端は第２
のレジスタ２１の入力端に接続されている。この場合、
一次元予測のための経路内に、リミッタ装置の代わりに
、既にドイツ連邦共和国特許出願公開第３７１４１３０
号明細書に説明された並列化が応用されている。この経
路は制限されない場合に対してΔ”Ｓ　　Ｓ＋ａ−３＋
ｇ　　Ｓ＠ を計算する。すなわち、予測誤差Δは現在の像点信号Ｓ
から２　Ｄ／３　Ｄ予測器からの予測値？８を差し引き
、さらに一次元予測器の第１および第２の部分からの信
号６１Ａおよび６１おを差し引いて計算される。上限を
用いる際には予測誤差はΔ−５−Ｌ−α・Ｇ４ となる、すなわち予測誤差Δは現在の像点信号Ｓから２
　Ｄ／３　Ｄ予測器からの予測値？、を差し引き、さら
にαを乗算された上限値Ｇ０を差し引いて計算される。

下限を用いる際には予測誤差はΔ−８−？、−α・Ｇ− となる、すなわち予測誤差Δは現在の像点信号Ｓから２
　Ｄ／３　Ｄ予測器からの予測（１８，を差し引き、さ
らにαを乗算された下＠値Ｇ−を差し引いて計算される
。第６図によるＤＰＣＭ構造は第４図および第５図によ
るＤＰＣＭ構造と同じく、量子化アクセス、加算および
レジスタから成る最短可能な臨界的経路を有する。こう
して第６図による装置でも、できるかぎり高い処理速度
が可能である。

【図面の簡単な説明】

第１図は本発明の第１の実施例を示す図、第２図は第１
図による装置の第１の変形例を示す図、第３図は第１図
による装置の第２の変形例を示す図、第４図は最短可能
な臨界的経路を有する第３図による装置の変形例を示す
図、第５図は追加のレジスタを存する第４図による装置
の変形例を示す図、第６図はリミッタ機能を有する本発
明によるＤＰＣＭ装置を示す図、第７図はＤＰＣＭ符号
化のための公知の装置の原理回路図、第８図は第７図を
説明するために２つの相続くテレビジラン像の個々の像
点を示す図である。 １・・・入力端 ２．２ａ〜２ｃ、３１・・・減算器 ３．１０・・・予測器 ４・・・量子化器 ５・・・コーグ ６・・・出力端 ７・・・回路点 ８・・・第１の加算器 ９・・・リミッタ装置 １１・・・量子化誤差出力装置 １２・・・第２の加算器 １４・・・一次元予測器 １５．１５′・・・二／三次元予測器 １６〜１６′、２０〜２６・・・レジスタ１７〜１７′
、３６．３７・・・評価器２４．２７・・・レジスタ ２８・・・第１のマルチプレクサ ２９・・・第２のマルチプレクサ ３０・・・オーバフロー認識装置 ３３〜３５・・・減算器 Ｓ・・・現在の像点信号 ？・・・予測値 公１、↑１１、？８．・・・一次元予測値ｔ２・・・二
次元予測値 言え・・・再構成された像点信号 Δ・・・予測誤差、差分信号 ｑ・・・量子化誤差 Δｑ・・・量子化された予測誤差 Ｇ−・・・下限値 Ｇ′・・・上限値 ＩＧ　６

Claims (1)

1. 【特許請求の範囲】 １）ディジタル化された像点信号から入力端（１）にお
   いてそれぞれ予測値が差し引かれ、得られた差分信号が
   処理の後に信号伝送のために利用される高いデータ転送
   率のＤＰＣＭ符号化のための装置であって、再構成され
   た像点信号（ｓ＿ｎ）を形成するための第１の加算器（
   ８）と、予測値を形成するための予測器（１０）と、差
   分信号を形成するための第１の減算装置（２ａ）とを有
   するＤＰＣＭ符号化装置において、差分信号を処理する
   ために差分信号が１つの差分信号に属する量子化誤差を
   出力するための装置（１１）を介して第２の加算器（１
   ２）の第１の入力端に導かれ、第２の加算器（１２）の
   第２の入力端が差分信号を与えられており、また第２の
   加算器（１２）の出力端（１３）から信号が信号伝送の
   ために取り出し可能であり、差分信号に属する量子化誤
   差を出力するための装置（１１）の出力端が第１の加算
   器（８）の第１の入力端と接続され、第２の入力端がデ
   ィジタル化された像点信号を与えられており、また第１
   の加算器（８）の出力端が予測器（１９）を介しを第１
   の減算装置（２ａ）と接続されていることを特徴とする
   ＤＰＣＭ符号化装置。 ２）予測器が一次元予測器（１４）および二／三次元予
   測器（１５）に分割されており、二／三次元予測器（１
   ５）が第１の加算器（８）の出力端と第１の減算装置（
   ２ａ）との間に、一次元予測器（１４）が第１の加算器
   （８）の出力端と第２の減算装置（２ｂ）との間に接続
   されており、第２の減算装置（２ｂ）が第１の減算装置
   （２ａ）と差分信号に属する量子化誤差を出力するため
   の装置（１１）との間に配置されていることを特徴とす
   る請求項１記載の装置。 ３）一次元予測器（１４）がレジスタ（１６）および評
   価器（１７）から成る直列回路を含んでいることを特徴
   とする請求項２記載の装置。 ４）予測器が一次元予測器および二／三次元予測器に分
   割されており、二／三次元予測器（１５）が第１の加算
   器（８）の出力端と第１の減算装置（２ａ）との間に接
   続されており、一次元予測器が第１および第２の予測器
   部分（１８、１９）に分割されており、第２の予測器部
   分（１９）が第１の加算器（８）の第１の入力端と第２
   の減算装置（２ｂ）との間に、第１の予測器部分（１８
   ）が第１の加算器（８）の第１の入力端と第３の減算装
   置（２ｃ）との間に接続されており、第３の減算装置（
   ２ｃ）が第１の減算装置（２ａ）の前に、第２の減算装
   置（２ｂ）が第１の減算装置（２ａ）の後に配置されて
   いることを特徴とする請求項１記載の装置。 ５）第１および第２の予測器部分（１８、１９）がそれ
   ぞれレジスタ（１６′、１６″）および評価器（１７′
   、１７″）から成る直列回路を含んでいることを特徴と
   する請求項４記載の装置。 ６）第１のレジスタ（２０）が第３の減算装置（２ｃ）
   と第１の減算装置（２ａ）との間に、第２のレジスタ（
   ２１）が第２の減算装置（２ｂ）の後に配置されており
   、第３および第４のレジスタ（２２、２３）から成る直
   列回路が第１の端子で第１の加算器（８）の第２の入力
   端と接続されており、また第２の端子でディジタル化さ
   れた像点信号（ｓ）を与えられ、第２の予測器部分（１
   ９′）が第４のレジスタ（２３）を介して第３の減算装
   置（２ｃ）と接続されており、また二／三次元予測器（
   １５）のなかに含まれている像または行メモリがレジス
   タ（２４）だけ短縮されていることを特徴とする請求項
   ４記載の装置。 ７）第１の減算装置と第２の減算装置との間に第５のレ
   ジスタ（２５）が、第３および第４のレジスタ（２２、
   ２３）から成る直列回路の第１の端子と第１の加算器（
   １８）の第２の入力端との間に第６のレジスタ（２６）
   が配置されており、二／三次元予測器（１５′）のなか
   に含まれている像または行メモリが別のレジスタ（２７
   ）だけ短縮されていることを特徴とする請求項４記載の
   装置。 ８）第１および第２のマルチプレクサ（２８、２９）、
   オーバフロー認識装置（３０）および第４の減算装置（
   ３１）を含んでおり、オーバフロー認識装置（３０）が
   第１の加算器（８）の出力端と第１および第２のマルチ
   プレクサ（２８、２９）の制御入力端との間に接続され
   ており、第１のマルチプレクサ（２８）の第１の入力端
   が下限値（Ｇ＾−）と、その第２の入力端が上限値（Ｇ
   ＾＋）と、その第３の入力端が第１の加算器（８）の出
   力端と接続されており、第１のマルチプレクサ（２８）
   の出力端が二／三次元予測器（１５′）と接続されてお
   り、第２のマルチプレクサ（２９）が第１の入力端およ
   び第１の出力端で第２の減算装置（２ｂ）と第２のレジ
   スタ（２１）との間に接続されており、第２のマルチプ
   レクサ（２９）の第２および第３の入力端が第４の減算
   装置（３１）と接続されており、第４の減算装置（３１
   ）の第１の入力端は二／三次元予測器（１５′）の出力
   端と接続されており、第３の減算装置（３１）の第２の
   入力端は第３のレジスタ（２２）と第４のレジスタ（２
   ３）との間の回路点（３２）と接続されていることを特
   徴とする請求項６または７記載の装置。 ９）第４の減算装置（３１）が第１、第２および第３の
   減算器（３３、３４、３５）を含んでおり、第１の減算
   器（３３）の第１および第２の入力端がそれぞれ第４の
   減算装置（３１）の第１および第２の入力端と接続され
   ており、第１の減算器（３３）の出力端が第２および第
   ３の減算器（３４、３５）のそれぞれの第１の入力端に
   接続されており、第２の減算器（３４）の第２の入力端
   が下限値（Ｇ＾−）と、第３の減算器（３５）の第２の
   入力端が上限値（Ｇ＾＋）と接続されており、第２およ
   び第３の減算器（３４、３５）の出力端がそれぞれ第４
   の減算装置（３１）の第１および第２の出力端を形成し
   ていることを特徴とする請求項８記載の装置。 １０）上限値（Ｇ＾＋）と第２の減算器（３４）の第２
   の入力端との間に評価器（３６）が、下限値（Ｇ＾−）
   と第３の減算器（３５）の第２の入力端との間に別の評
   価器（３７）が接続されていることを特徴とする請求項
   ９記載の装置。 １１）第１および第２の予測器部分（１８′、１９′）
   が各１つの評価器（１７′、１７″）を含んでいること
   を特徴とする請求項６ないし１０の１つに記載の装置。