JPH0233271A

JPH0233271A - 撮像装置

Info

Publication number: JPH0233271A
Application number: JP63184320A
Authority: JP
Inventors: Ichiro Kojima; 一朗小島; Atsushi Morimura; 淳森村
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1988-07-22
Filing date: 1988-07-22
Publication date: 1990-02-02

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野本発明は、ビデオカメラなどの撮像装置に関するもので
あり、特に撮影した画像の拡大・変形等を行なう特殊効
果電子ズーム機能付き撮像装置に関するものである。

従来の技術従来、撮像素子で撮影した画像Ｑ一部を電子的に拡大し
たり、変形させる等の画像処理を行なうためには、撮像
素子の出力信号を一部フイールドメモリに記憶させ、そ
のうち必要な部分だけを読みだして補間などの処理を行
なって出力していた。

この方式の従来の撮像装置の構成を第１０図に示す。

第１０図において１０１は撮像素子、１０２は撮像素子
１０１の駆動回路、１０３は撮像素子１０１の出力から
輝度信号や色信号を生成するプロセス回路、１０４はフ
ィールドに応じてフィールドメモリ１０５，１０８のい
ずれかを選択して信号を書き込む切換器、１０７はフィ
ールドメモリ１０５．１０８の書き込みアドレスや読み
出しアドレスなどを出力するメモリコントロール回路、
１０８はフィールドに応じてフィールドメモリ１０５．
１０６のうち書き込み中でないものを選択して信号を読
み出すセレクタ、１０９は補間を行なう補間回路であり
、出力端子１１０に信号を出力する。

第１１図に画像の拡大処理についての概念図を示す。い
ま、撮像素子１０１は１フイールドに２４０ラインの画
像を出力するものとする。このうち、第１１図（ａ）に
示すように１８０ラインに相当する部分を−様な倍率で
拡大し、１両面の画像として出力する場合について説明
する。この場合の倍率は２４０÷１８０＝４／３倍とな
る。

走査線の本数を１８０本から２４０本に増加させるため
に、第１０図の補間回路１０９は第１１図（ｂ）に示す
ような補間処理を行なう。すなわち、ラインＯを生成す
るためにはフィールドメモリ１０５あるいは１０６から
ライン■と■を読み出し、距離に応じた重みを乗算して
加算し、ライン■を補間して出力する。他のラインＯ〜
■についても同様に上下の２ラインから補間して出力す
る。

また、部分的に倍率を変化させて画像を変形させるよう
な場合は、垂直、水平の読みだしピッチを両面の位置に
応じて変化させ、上記と同じ処理を行なう。

発明が解決しようとする課題しかしながら上記のように、フィールドメモリに全両面
の信号を記憶させてから必要な部分を読み出す従来の構
成による撮像装置では、膨大なメモリを必要とする、と
いう問題点を有していた。

本発明はかかる点に鑑み、フィールドメモリを用いずに
僅かなメモリで画像の拡大変形処理を行なうことのでき
る撮像装置を提供することを目的とする。

課題を解決するための手段上記目的を達成するために本発明の撮像装置は、固体撮
像素子と、制御信号Ｃ１により前記固体撮像素子の垂直
転送（走査）の転送・停止の制御を行なう撮像素子駆動
回路と、前記固体撮像素子の出力信号ＳＯを制御信号Ｃ
２により第１のラインメモリＭ１〜第ｎのラインメモリ
Ｍｎ（ｎ≧３、ｎは整数）へ振り分ける切換器と、前記
ラインメモリＭ１〜Ｍｎのうちのｍライン（２≦ｍ　＜
　ｎ１ｍは整数）の出力信号を制御信号Ｃ３により選択
するセレクタと、前記セレクタの出力信号８１〜Ｓｍに
それぞれ重み付け信号Ｗ１〜Ｗｍを乗算する１または複
数の乗算器と、前記乗算器の出力信号を加算する加算器
と、両面の各走査線に対応した任意のパターンのピッチ
信号を出力するピ）チ発生回路と、前記ピッチ信号を積
算して前記制御信号Ｃ１，Ｃ２、Ｃ３，Ｗｌ〜Ｗｍを出
力するアドレス発生回路からなり、前記セレクタが選択
した残りの前記ラインメモリＭｘ（１≦Ｘ≦１１　Ｘは
整数）に記憶されている“信号が、前記ラインメモリＭ
１〜Ｍｎのうち最も古い信号ならば、前記固体撮像素子
の垂直転送（走査）を行なって新たな１ラインの信号Ｓ
　Ｏｎｅｗを出力し、前記切換器が前記ラインメモリＭ
ｘを選択して前記信号Ｓ　Ｏｎｅｗを書き込む制御を行
なうように構成される。

作　　　用上記構成により、ピッチ発生回路から出力されるピッチ
信号に基づきアドレス発生回路で生成される制御信号Ｃ
１により、固体撮像素子の垂直転送または垂直走査の動
作拳停止を制御して、固体撮像素子で撮像した画像信号
を垂直方向に引き伸ばし、固体撮像素子から読み出され
た信号をラインメモリに書き込み、ラインメモリの出力
に重み付け信号を乗じて加算することによって補間を行
なえば、垂直方向の画像の部分的拡大・変形・等の特殊
効果が可能となる。

実施例以下、本発明の実施例について図面を参照しながら説明
する。

第１図は本発明の第１の実施例における撮像装置のブロ
ック図を示す。第１図において、１は固体撮像素子で、
ＣＣＤ型などのようにシフトレジスタ構造の垂直転送部
を持つものである。２は固体撮像素子１の駆動回路で、
制御信号Ｃ１により、固体撮像素子１の垂直転送の転送
・停止の制、御を行なう。また、制御信号Ｃ４により不
要走査線の電荷掃き出しを行なう。３は固体撮像素子１
の出力信号から輝度信号や色信号・色差信号などを生成
するプロセス回路である。４はプロセス回路３の出力信
号を、制御信号Ｃ２に応じてラインメモリ５〜７へ振り
分ける切換器、８は制御信号Ｃ３に応じて２つのライン
メモリを選択して出力するセレクタである。９，１０は
セレクタ８の出力信号から垂直、水平の補間を行なう垂
直補間回路。

水平補間回路である。１１は垂直ピッチ発生回路１２か
らライン毎に与えられる垂直ピッチ信号を入力として、
撮像素子１の垂直転送をコントロールする制御信号Ｃ１
や、切換器４．セレクタ８の制御信号Ｃ２，Ｃ３、垂直
補間回路９の重み信号Ｗ２を生成する垂直アドレス発生
回路である。１３は水平ピッチ発生回路１４から画素毎
に与えられる水平ピッチ信号を入力として、ラインメモ
リ５〜７の書き込み、読みだしアドレスや、水平補間回
路１ｏの重み信号Ｗ４を生成する水平アドレス発生回路
である。

第２図に垂直ピッチ発生回路１２および垂直アドレス発
生回路１１のブロック図を示す。

第２図において、２１はカウンタで１ライン毎にインク
リメントされ、垂直ブランキング期間にリセットされる
。カウンタ２１の出力はＲＯＭ２２のアドレス信号とし
て与えられる。ＲＯＭ２２には両面の各ラインに対応す
る垂直ピッチが書き込まれており、アドレス信号に応じ
て垂直ピッチが出力される。２３は加算器で、セレクタ
２６により垂直ブランキング期間に初期値を設定された
後、１ライン毎にＲＯＭ２２から与えられる垂直ピッチ
信号を加算する。加算器２３の小数部はラッチ２４を通
って垂直補間回路９の重み信号Ｗ２として出力される。

加算器２３の桁上げ信号は制御信号Ｃ１として出力され
るとともに３進カウンタ２５に与えられ、３進カウンタ
２５の下位２ビツトは制御信号Ｃ２，Ｃ３として出力さ
れる。

第３図に水平ピッチ発生回路１４および水平アドレス発
生回路１３のブロック図を示す。

第３図において、３１はカウンタで１画素毎にインクリ
メントされ、水平ブランキング期間にリセットされる。

カウンタ３１の出力はＲＯＭ３２のアドレス信号として
与えられる。ＲＯＭ３２には走査線上の各画素に対応す
る水平ピッチが書き込まれており、アドレス信号に応じ
−て水平ピッチが出力される。３３は加算器で、セレク
タ３６により水平ブランキング期間に初期値を設定され
た後、１画素毎にＲＯＭ３２から与えられる水平ピッチ
信号を加算する。加算器３３の整数部はラッチ３４を通
ってラインメモリ５〜７の読み出しアドレス信号として
出力され、さらに小数部は遅延回路３５を通って水平補
間回路１０の重み信号Ｗ４として出力される。また、整
数部の最下位ビットはラッチ３７と排他的論理和ゲート
３８により制御信号Ｃ５を生成して同じく水平補間回路
１０に出力される。

また、３９は３１と同様のカウンタであり、ラインメモ
リ５〜７の書き込みアドレスを生成する。

第４図に垂直補間回路９のブロック図を示す。

第４図において、４１．４２は乗算器、４３は減算器、
４４は加算器である。乗算器４１．４２により重み付け
された２ラインの信号は加算器４４で加算されて出力さ
れる。

第５図に水平補間回路１０のブロック図を示す。

第５図において、５１．５２はラッチ、５８゜５４は乗
算器、５５は加算器、５θは減算器である。制御信号Ｃ
５により水平方向に隣合う画素の信号がラッチ５１．５
２に読み込まれ、乗算器５３．５４により重み付けされ
た２画素の信号は加算器５５で加算され出力される。

以上のように構成された本実施例における撮像装置の動
作を第９図を参照しながら説明する。

いま、第１１図に示すように縦方向のみ４／８倍の−様
な拡大について説明する。第２図におけるＲＯＭ２２に
は全てのアドレスに倍率に対応するピッチ０．６７が書
き込まれている。ラインメモリ５〜７にはそれぞれ固体
撮像素子１から出力された走査線■〜■が記憶されてい
るものとする。

まず、走査線■の補間について説明する。ラッチ２４に
は走査線■の垂直方向の位置の小数部が保持されている
。走査線Ｏを補間するためには、その上下２走査線つま
り■および■の信号を用いる。

従って、セレクタ８はラインメモリ６の信号を垂直補間
回路９の乗算器４２に、ラインメモリ７の信号を乗算器
４１にそれぞれ出力するように曇く。

ラッチ２４が保持している走査線■の垂直方向のアドレ
スの小数部の値が０．３３であるとすると、垂直補間回
路９ではＷｌには０．６７、Ｗ２には０．３３が与えら
れ、乗算器４１．４２は走査線■、■にそれぞれの重み
を乗じて、加算器４４で足し合わされて走査線Ｏの信号
が補間されて出力される。また、このときに加算器２３
では次のアドレスの加算が行なわれ、ラッチ２４の出力
０゜３３にＲＯＭ２２の出力値０．６７を加算する。

ここで和は１．ＯＯであるので桁上げ信号すなわちＣ１
は１となって駆動回路２に与えられ、小数部０．００は
次の水平パルスＨＤでラッチ２４に書き込まれる。駆動
回路２は０１力（１になると固体撮像素子１の垂直転送
を行なうように曇き、固体撮像素子１から新たな走査線
■の信号が出力される。一方、ラインメモリ５に記憶さ
れている走査線■の信号は■〜■のうちで最も古く、も
はやそれ以降の走査線■〜の補間に用いられることはな
い。従って、切換器４はこのラインメモリ５を選択し、
固体撮像素子１から出力される走査線■の信号を書き込
むように動作する。これらのラインメモリの読み出しと
書き込みは同時に行なうことができる。すなわち、走査
線■、■を読み出しながら走査線■を書き込む。

次に走査線［Ｆ］の補間について説明する。いまラッチ
２４に保持されている内容は０．００であるから、走査
線［Ｆ］は走査線■の信号をそのまま用いればよい。こ
こでは乗算器４２に与えられる重み信号Ｗ１は１９乗算
器４１に与えられる重み信号Ｗ２はＯとなり、乗算器４
２に走査線■の信号、乗算器４１に走査線■の信号が供
給されるように動作する。つまりセレクタ８はラインメ
モリ７の信号を乗算器４２に、ラインメモリ５の信号を
乗算器４１に出力する。従って加算器４４からは走査線
■すなわち走査線［Ｆ］の信号が出力される。また、こ
のときに加算器２３では次のアドレスの加算が行なわれ
、ラッチ２４の出力０．００にＲＯＭ２２の出力値０．
６７を加算する。ここで和は０．６７であるので桁上げ
信号すなわちＣ１は０となって駆動回路２に与えられ、
小数部０．６７は次の水平パルスＨＤでラッチ２４に書
き込まれる。駆動回路２はＣ１が０になると固体撮像素
子１の垂直転送を行なわないので、固体撮像素子１から
は何も出力されない。従って、いずれのラインメモリも
現在の内容を保持している。

以上の動作のうち、ラインメモリの読み出し・書き込み
の選択及び固体撮像素子の転送の制御についてまとめる
と第８図のようになる。

以下、同様の動作を繰り返すことにより、垂直方向の拡
大がラインメモリだけで実現できる。

水平方向の拡大についての一例を説明する。ラインメモ
リ５〜７の読み出しアドレスに第３図に示す構成の水平
アドレス発生回路の出力を用い、垂直補間回路９の出力
信号を第５図に示す水平補間回路に与え、第３図の水平
アドレス発生回路により生成した水平の重み信号Ｗ４を
用いて水平２画素間の補間を行なう。その動作は垂直の
場合とほとんど同じである。ラッチ３７と排他的論理和
ゲート３８により、読みだしアドレスの変化を検出し、
変化していれば制御信号Ｃ５が１になって水平補間回路
１０のラッチ５１．５２に次の画素の信号を読み込む。

それ以外は垂直の場合と全く同じである。

以上の説明では、説明を簡単にするためにＲＯＭ２２．
３２の内容が一定であるとしたが、ＲＯＭ２２．３２に
第８図のようなピッチデータを書き込んでおき、ＲＯＭ
２２はライン毎に、ＲＯＭ３２は水平の画素毎に対応す
るピッチ信号を出力するようにすれば、第８図のように
両面の一部だけを任意の倍率で拡大する事ができる。も
ちろんＲＯＭ２２．２３のデータを変更することにより
、自由に画像を変形させることができる。

以上説明したように本実施例の撮像装置では、フレーム
メモリを用いる事なく数本のラインメモリだけで画像の
部分的な拡大や変形機能をもった特殊効果電子ズーム撮
像装置を実現することができる。

次に本発明の他の実施例における撮像装置について説明
する。

本実施例は第１図における撮像装置のプロセス回路３が
ディレィラインを持つものである。第９図は本実施例の
撮像装置のプロ七３回路のブロック図である。

第９図において、９１・９２はＩＨＤＬ９３・９４の入
力を垂直アドレス発生回路１１の出力する制御信号Ｃ１
により切り換えるセレクタ、９３・９４は１水平走査期
間信号を遅延させるＩＨディレィライン（ＩＨＤＬ）、
９５はＩＨＤＬ９３・９４の出力信号及び固体撮像素子
１の出力信号を用いて輝度信号や色信号を生成する信号
生成回路である。

この９１〜９５で第１図におけるプロセス回路３を構成
している。

以上のように構成された本実施例の撮像装置の動作につ
いて説明する。

本実施例は第１の実施例と同様な動作をする。

そして、制御信号Ｃ１が固体撮像素子の転送を行なうよ
うに制御したときには、セレクタ９１・９２は次の走査
線の信号をＩＨＤＬ９３・９４に書き込むように出力す
る。逆に制御信号Ｃ１が固体撮像素子１の転送を停止す
るように制御したときには、セレクタ９１・９２は同じ
ＩＨＤＬの信号を再び書き込むように出力する。他の部
分については第１の実施例と全く同じ動作をすることに
より、三板カメラや二板・単板カメラなどの、ディレィ
ラインを備えて垂直方向の相関を利用して輝度信号や色
信号を生成する信号処理方式についても、第１の実施例
と同様の効果を実現することができる。

なお、これらの実施例において、ラインメモリの本数を
３ラインとし、垂直方向に２ラインを用いた補間を行な
った場合について説明したが、これらの本数を増やし、
高次の補間をすることも可能である。このとき、ライン
メモリの本数は、補間に用いる走査線の本数より１本以
上多ければよい。また、これらのラインメモリとして、
書き込みと読み出しが同時にできるデュアルポートメモ
リを使用することにより、ラインメモリの本数を上記に
比べて１本減らすことができるが、メモリの読み四きの
タイミングによっては出力画像に妨害が生じることがあ
る。

また、ラインメモリの読み出し・書き込みの選択及び固
体撮像素子の転送の制御を第６図に示すタイミングでは
なく、制御信号Ｃ１を１ライン遅らせて第７図のように
１ラインずらしても効果は変わらない。

また、水平方向の拡大・変形・補間については上記の構
成に限るものではない。

また、これらの実施例では、垂直・水平ピッチ発生回路
としてＲＯＭを使用した場合について説明したが、これ
に限るものではない。例えばＲＡＭを使用すればデータ
を書き換えることにより様々な変形パターンを容易に実
現可能である。もちろん論理ゲートの組合せで実現する
こともできる。

また、これらの実施例では固体撮像素子とじてＣＣＤ型
撮像素子を用いた場合について説明したが、これはＭＯ
Ｓ型（Ｘ−Ｙアドレス型）固体撮像素子を用いてもよい
。この場合、ＣＯＤの垂直転送を停止するかわりに垂直
方向の走査を停止してやればよい。

また、第２の実施例ではディレィラインの出力を同じデ
ィレィラインに書き込むことによりその内容を保持して
いたが、ディレィラインの駆動を停止してその内容を保
持してもよい。

発明の効果本発明によれば、フレームメモリを用いずに数本のライ
ンメモリだけで動画像の拡大、変形等の処理を実現する
ことができ、メモリー容量が大幅に削減されるとともに
消費電力等を低減でき、しかも構成が容易となるもので
ある。したがって、従来の業務用据置型映像エフェクタ
ー並の特殊効果機能を民生用ビデオカメラ等にも搭載を
可能とするものである。

【図面の簡単な説明】

第１図は本発明の第１の実施例における撮像装置のブロ
ック図、第２図は同実施例における垂直ピッチ発生回路
および垂直アドレス発生回路の構成図、第３図は同実施
例における水平ピッチ発生回路および水平アドレス発生
回路の構成図、第４図は同実施例における垂直補間回路
の構成図、第５図は同実施例における水平捕間回路の構
成図、第６図は同実施例における制御動作の概略を示す
流れ図、第７図は同実施例における他の制御動作の概略
を示す流れ図、第８図は画像の部分拡大の両面とＲＯＭ
２２．３２の一例を示すグラフ、第９図は本発明の第２
の実施例における撮像装置のプロセス回路のブロック図
、第１０図は従来の撮像装置のブロック図、第１１図は
画像の拡大処理の概念を示す概念図である。１・・・・固体撮像素子、４・・・・切換器、５〜７・
・・・ラインメモリ、８・・・・セレクタ、９・・・・
垂直補間回路、１０・・・・水平補間回路、１１・・・
・垂直アドレス発生回路、１２・・・・垂直ピッチ発生
回路、１３・・・・水平アドレス発生回路、１４・・・
・水平ピッチ発生回路。に μ、第図第図Ｍ４２−凛′ｊ器

Claims

【特許請求の範囲】

（１）固体撮像素子と、制御信号Ｃ１により前記固体撮
像素子の垂直転送（走査）の転送・停止の制御を行なう
撮像素子駆動回路と、前記固体撮像素子の出力信号Ｓ０
を制御信号Ｃ２により第１のラインメモリＭ１〜第ｎの
ラインメモリＭｎ（ｎ≧３、ｎは整数）へ振り分ける切
換器と、前記ラインメモリＭ１〜Ｍｎのうちのｍライン
（２≦ｍ＜ｎ、ｍは整数）の出力信号を制御信号Ｃ３に
より選択するセレクタと、前記セレクタの出力信号Ｓ１
〜Ｓｍにそれぞれ重み付け信号Ｗ１〜Ｗｍを乗算する１
つまたは複数の乗算器と、前記乗算器の出力信号を加算
する加算器と、両面の各走査線に対応した任意のパター
ンのピッチ信号を出力するピッチ発生回路と、前記ピッ
チ信号を積算して前記制御信号Ｃ１、Ｃ２、Ｃ３、Ｗ１
〜Ｗｍを出力するアドレス発生回路からなり、前記セレ
クタが選択した残りの前記ラインメモリＭｘ（１≦ｘ≦
ｎ、ｘは整数）に記憶されている信号が、前記ラインメ
モリＭ１〜Ｍｎのうち最も古い信号であるときに、前記
固体撮像素子の垂直転送（走査）を行ない新たな１ライ
ンの信号Ｓ０ｎｅｗを出力し、前記ラインメモリＭｘに
前記信号Ｓ０ｎｅｗを書き込むように前記切換器が制御
されるように構成された撮像装置。
（２）固体撮像素子の出力信号Ｓ０から輝度信号または
色信号・色差信号を生成するプロセス回路を備え、前記
輝度信号または色信号・色差信号を切換器の入力とする
ことを特徴とする請求項１記載の撮像装置。
（３）プロセス回路がディレィラインを備え、固体撮像
素子の垂直転送（走査）が停止され信号Ｓ０を出力しな
いとき、前記ディレィラインの出力が再び同ディレィラ
インに入力されるように構成されることを特徴とする請
求項２記載の撮像装置。
（４）プロセス回路がディレィラインを備え、固体撮像
素子の垂直転送（走査）が停止され信号Ｓ０を出力しな
いとき、前記ディレィラインの駆動を停止して信号を保
持するように構成されることを特徴とする請求項２記載
の撮像装置。