JPH02331A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02331A JPH02331A JP63144317A JP14431788A JPH02331A JP H02331 A JPH02331 A JP H02331A JP 63144317 A JP63144317 A JP 63144317A JP 14431788 A JP14431788 A JP 14431788A JP H02331 A JPH02331 A JP H02331A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- film
- semiconductor substrate
- gate oxide
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 34
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 238000000034 method Methods 0.000 claims description 12
- 230000001678 irradiating effect Effects 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 3
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 15
- 230000008018 melting Effects 0.000 abstract description 10
- 238000002844 melting Methods 0.000 abstract description 10
- 229910052751 metal Inorganic materials 0.000 abstract description 9
- 239000002184 metal Substances 0.000 abstract description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 6
- 229910052710 silicon Inorganic materials 0.000 abstract description 6
- 239000010703 silicon Substances 0.000 abstract description 6
- 239000000463 material Substances 0.000 abstract description 5
- 238000000059 patterning Methods 0.000 abstract description 5
- 238000001312 dry etching Methods 0.000 abstract description 4
- 230000000903 blocking effect Effects 0.000 abstract description 3
- 238000012546 transfer Methods 0.000 description 11
- 238000005516 engineering process Methods 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000007687 exposure technique Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 210000004709 eyebrow Anatomy 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は、半導体装置の製造方法に関し、特に電荷転
送装置のゲート電極の製造方法等の微細な加工技術を必
要とする半導体装置の製造方法に関するものである。
送装置のゲート電極の製造方法等の微細な加工技術を必
要とする半導体装置の製造方法に関するものである。
［従来の技術］
半導体装置の製造において、微細加工技術は最も重要な
位置にある。微細加工技術の中心はパタニング技術、す
なわち、半導体基板上に微細パターンを転写する技術で
ある。以下に、半導体装置において特に微細化を要する
電荷転送装置のゲート電極の製造方法について従来例を
説明する。
位置にある。微細加工技術の中心はパタニング技術、す
なわち、半導体基板上に微細パターンを転写する技術で
ある。以下に、半導体装置において特に微細化を要する
電荷転送装置のゲート電極の製造方法について従来例を
説明する。
第２Ａ図〜第２Ｆ図は、従来の電荷転送装置のゲート電
極の製造方法を工程順に示す部分断面図である。
極の製造方法を工程順に示す部分断面図である。
まず、第２Ａ図を参照して、シリコン基板１上に熱酸化
法によってゲート酸化膜２を形成する。
法によってゲート酸化膜２を形成する。
その後、ゲート酸化膜２の上に、第１層目のゲート電極
となる多結晶シリコン層３を化学的気相成長法によって
堆積する。
となる多結晶シリコン層３を化学的気相成長法によって
堆積する。
次に、第２Ｂ図を参照して、フォトマスクを用いて光露
光技術により形成されたレジストパターンをマスクにし
てドライエツチングすることにより、ゲート酸化膜２と
多結晶シリコン層３のパタニングを行なう。
光技術により形成されたレジストパターンをマスクにし
てドライエツチングすることにより、ゲート酸化膜２と
多結晶シリコン層３のパタニングを行なう。
第２Ｃ図に示すように、再び、熱酸化法によってゲート
酸化膜２を形成する。その後、このゲート酸化膜２の上
に第２層目のゲート電極となる多結晶シリコン層５を化
学的気相成長法によって堆積する。
酸化膜２を形成する。その後、このゲート酸化膜２の上
に第２層目のゲート電極となる多結晶シリコン層５を化
学的気相成長法によって堆積する。
そして、第２Ｄ図に示すように、その全面上にフォトレ
ジストを塗布することにより、フォトレジスト膜８を形
成する。
ジストを塗布することにより、フォトレジスト膜８を形
成する。
さらに、第２Ｅ図を参照して、光露光技術を用いてフォ
トマスクのアライメント、露光、現像処理を施すことに
より、フォトレジスト膜８のパタニングを行なう。
トマスクのアライメント、露光、現像処理を施すことに
より、フォトレジスト膜８のパタニングを行なう。
第２Ｆ図を参照して、このパターニングされたフォトレ
ジスト膜８をマスクとして多結晶シリコン層５とゲート
酸化膜２をドライエツチングする。
ジスト膜８をマスクとして多結晶シリコン層５とゲート
酸化膜２をドライエツチングする。
その後、フォトレジスト膜８を除去する。
［発明が解決しようとする課題］
従来の電荷転送装置は以上のように製造されるので、第
２層目のゲート電極を形成するときには光露光技術にお
けるフォトマスクのアライメントのずれを考慮するため
に、第１層目のゲート電極と第２層目のゲート電極との
一部が重複するように形成することが必要となっている
。このことは、電荷転送装置を微細化し、ゲート長を短
くする上で妨げとなるという問題点があった。また、こ
の重複した部分はゲート電極間の容量として働くため、
電荷転送装置を高速で駆動させることができないなどの
問題点があった。
２層目のゲート電極を形成するときには光露光技術にお
けるフォトマスクのアライメントのずれを考慮するため
に、第１層目のゲート電極と第２層目のゲート電極との
一部が重複するように形成することが必要となっている
。このことは、電荷転送装置を微細化し、ゲート長を短
くする上で妨げとなるという問題点があった。また、こ
の重複した部分はゲート電極間の容量として働くため、
電荷転送装置を高速で駆動させることができないなどの
問題点があった。
そこで、この発明は、上記のような問題点を解消するた
めになされたもので、第１層目のゲート電極と第２層目
のゲート電極とが重複することなく、自己整合的に形成
されることができるとともに、微細化が容易に可能な半
導体装置の製造方法を提供することを目的とする。
めになされたもので、第１層目のゲート電極と第２層目
のゲート電極とが重複することなく、自己整合的に形成
されることができるとともに、微細化が容易に可能な半
導体装置の製造方法を提供することを目的とする。
［課題を解決するための手段〕
この発明に従った半導体装置の製造方法は少なくとも、
半導体基板と、半導体基板の上方に形成された複数の層
とからなる多層構造を有する半導体装置の製造方法で、
以下の工程を備えたものである。
半導体基板と、半導体基板の上方に形成された複数の層
とからなる多層構造を有する半導体装置の製造方法で、
以下の工程を備えたものである。
（ａ） 半導体基板の上方に第１の層を形成する工程
。
。
（ｂ） 第１の層の上に、少なくとも半導体基板を透
過する電磁波を反射または吸収する物質を含む第２の層
を形成する工程。
過する電磁波を反射または吸収する物質を含む第２の層
を形成する工程。
（ｃ） 第１の層と第２の層とを選択的に除去する工
程。
程。
（ｄ） 第２の層の上方を含む、半導体基板の上方に
第３の層を形成する工程。
第３の層を形成する工程。
（ｅ） 第３の層の上に、少なくとも上記電磁波に感
光するレジスト膜を形成する工程。
光するレジスト膜を形成する工程。
（ｆ） 半導体基板の裏面に上記電磁波を照射するこ
とにより、レジスト膜を露光し、選択的に除去する工程
。
とにより、レジスト膜を露光し、選択的に除去する工程
。
（ｇ） レジスト膜をマスクとして、第３の層を選択
的に除去する工程。
的に除去する工程。
［作用］
この発明における半導体装置の製造方法は、第３の層の
選択的除去を、半導体基板の裏面に少なくとも半導体基
板を透過する電磁波を照射することにより行なっている
。照射されたこの電磁波は、その上にこの電磁波を反射
または吸収する物質を含む第２の層が形成された第１の
層をマスクとして、第３の層の上のレジスト膜を露光す
る。このため、第３の層の選択的除去は第１の層に対し
て重複することなく自己整合的に行なうことができる。
選択的除去を、半導体基板の裏面に少なくとも半導体基
板を透過する電磁波を照射することにより行なっている
。照射されたこの電磁波は、その上にこの電磁波を反射
または吸収する物質を含む第２の層が形成された第１の
層をマスクとして、第３の層の上のレジスト膜を露光す
る。このため、第３の層の選択的除去は第１の層に対し
て重複することなく自己整合的に行なうことができる。
［発明の実施例］
以下、この発明の一実施例を図について説明する。
第１Ａ図〜第１Ｇ図は、この発明に従って製造される電
荷転送装置の製造方法を工程順に示す部分断面図である
。
荷転送装置の製造方法を工程順に示す部分断面図である
。
まず、第１Ａ図を参照して、シリコン基板１の上に熱酸
化法によってゲート酸化膜２を形成する。
化法によってゲート酸化膜２を形成する。
その後、ゲート酸化膜２の上に第１層目のゲート電極と
なる多結晶シリコン層３を化学的気相成長法によって堆
積する。
なる多結晶シリコン層３を化学的気相成長法によって堆
積する。
次に、第１Ｂ図を参照して、スパッタ法によってモリブ
デンシリサイド、モリブデン、クロム等の高融点金属４
を堆積する。
デンシリサイド、モリブデン、クロム等の高融点金属４
を堆積する。
その後、第１Ｃ図に示すように、フォトマスクを用いて
光露光技術により形成されたレジストパターンをマスク
にしてドライエツチングすることにより、ゲート酸化膜
２、多結晶シリコン層３および高融点金属４のパターニ
ングを行なう。
光露光技術により形成されたレジストパターンをマスク
にしてドライエツチングすることにより、ゲート酸化膜
２、多結晶シリコン層３および高融点金属４のパターニ
ングを行なう。
第１Ｄ図を参照して、再び、全面上にゲート酸化膜２を
形成する。その後、このゲート酸化膜２の上に、第２層
目のゲート電極となる多結晶シリコン層５を化学的気相
成長法によって堆積する。
形成する。その後、このゲート酸化膜２の上に、第２層
目のゲート電極となる多結晶シリコン層５を化学的気相
成長法によって堆積する。
さらに、第１Ｅ図に示すように、赤外線に感光するネガ
型のフォトレジストを塗布することにより、ネガ型フォ
トレジスト膜６を形成する。そして、シリコン基板１の
裏面に矢印Ａで示すように、赤外線を照射することによ
り、ネガ型フォトレジスト膜６の露光を行なう。このと
き、多結晶シリコン層３の上に堆積された高融点金属４
は赤外線の阻止材として働く。このため、高融点金属４
の上方に位置するネガ型フォトレジスト膜６には赤外線
が当たらないことになる。
型のフォトレジストを塗布することにより、ネガ型フォ
トレジスト膜６を形成する。そして、シリコン基板１の
裏面に矢印Ａで示すように、赤外線を照射することによ
り、ネガ型フォトレジスト膜６の露光を行なう。このと
き、多結晶シリコン層３の上に堆積された高融点金属４
は赤外線の阻止材として働く。このため、高融点金属４
の上方に位置するネガ型フォトレジスト膜６には赤外線
が当たらないことになる。
次に、第１Ｆ図を参照して、ネガ型フォトレジスト膜６
を現像する。この場合、高融点金属４の上方に位置する
ネガ型フォトレジスト膜６のみが現像液に溶けて除去さ
れる。このようにして、ネガ型フォトレジスト膜６のパ
ターニングが行なわれる。
を現像する。この場合、高融点金属４の上方に位置する
ネガ型フォトレジスト膜６のみが現像液に溶けて除去さ
れる。このようにして、ネガ型フォトレジスト膜６のパ
ターニングが行なわれる。
その後、第１Ｇ図に示すように、パターニングされたネ
ガ型フォトレジスト膜６をマスクとして多結晶シリコン
層５とゲート酸化膜２とをドライエツチングする。その
結果、第１層目のゲート電極となる多結晶シリコン層３
の上方に位置する多結晶シリコン層５とゲート酸化膜２
のみが除去されることになる。最後にネガ型フォトレジ
スト膜６を除去する。
ガ型フォトレジスト膜６をマスクとして多結晶シリコン
層５とゲート酸化膜２とをドライエツチングする。その
結果、第１層目のゲート電極となる多結晶シリコン層３
の上方に位置する多結晶シリコン層５とゲート酸化膜２
のみが除去されることになる。最後にネガ型フォトレジ
スト膜６を除去する。
なお、上記実施例では半導体基板としてシリコン基板を
用いているが、他の半導体基板であってもよい。また、
上記実施例では、第１層目のゲート電極として多結晶シ
リコン層と高融点金属との２層構造が形成されているが
、高融点金属のみでもよい。さらに、少なくとも半導体
基板を透過する電磁波の阻止材として高融点金属を用い
ているが、少な（とも上記電磁波を反射または吸収する
ものであれば他の物質を用いてもよい。
用いているが、他の半導体基板であってもよい。また、
上記実施例では、第１層目のゲート電極として多結晶シ
リコン層と高融点金属との２層構造が形成されているが
、高融点金属のみでもよい。さらに、少なくとも半導体
基板を透過する電磁波の阻止材として高融点金属を用い
ているが、少な（とも上記電磁波を反射または吸収する
ものであれば他の物質を用いてもよい。
また、上記実施例では、半導体基板の裏面に照射する電
磁波として赤外線を用いた場合について説明したが、半
導体基板を透過する電磁波であれば他の波長を有する電
磁波でもよい。
磁波として赤外線を用いた場合について説明したが、半
導体基板を透過する電磁波であれば他の波長を有する電
磁波でもよい。
上記実施例では、２層構造のゲート電極を有する電荷転
送装置の場合について説明したが、３層以上の構造であ
ってもよく、上記実施例と同様の効果を奏する。
送装置の場合について説明したが、３層以上の構造であ
ってもよく、上記実施例と同様の効果を奏する。
さらに、上記実施例では、電荷転送装置の場合について
説明したが、少なくとも微細加工を必要とする多層構造
を持った半導体装置であればよく、上記実施例と同様の
効果を奏する。
説明したが、少なくとも微細加工を必要とする多層構造
を持った半導体装置であればよく、上記実施例と同様の
効果を奏する。
［発明の効果］
以上のように、この発明によれば第３の層を、第１の層
をマスクとして自己整合的に形成することができるので
、第１の層と第３の層とが重複することなく、また、フ
すトマスクのアラメントずれも発生せず、微細加工が容
易に行なわれ得る効果がある。
をマスクとして自己整合的に形成することができるので
、第１の層と第３の層とが重複することなく、また、フ
すトマスクのアラメントずれも発生せず、微細加工が容
易に行なわれ得る効果がある。
第１Ａ図、第１Ｂ図、第１Ｃ図、第１Ｄ図、第１Ｅ図、
第１Ｆ図、第１Ｇ図は、この発明の一実施例による電荷
転送装置の製造方法を工程順に示す部分断面図、第２Ａ
図、第２Ｂ図、第２Ｃ図、第２Ｄ図、第２Ｅ図、第２Ｆ
図は、従来の電荷転送装置の製造方法を工程順に示す部
分断面図である。 図において、 １はシリコン基板、 ２はゲート酸 化膜、 ３゜ ５は多結晶シリコン層、 ４は高融点上 属、 ６はネガ型フォトレジスト膜である。 なお、 各図中、 同一符号は同一または相当部分 を示す。 代 理 人 大 ■１ 増 雄 第１Ｅ 図 ６： ネカ″型フォトしレストＡ％ 第１Ｆ図 第１Ｇ 図 第１Ａ図 １しり：ｌ；藁し才及 ２：イニト酩イヒｗ１３：
各蚤、Ｌ晶しヮ〕２眉第１Ｂ図 ４：高早！Ａ金尾 第１Ｃ図 第１Ｄ図 ５：９ｙ憂［晶シリフ〉層 第２Ａ 図 第２Ｂ図 第２Ｃ図
第１Ｆ図、第１Ｇ図は、この発明の一実施例による電荷
転送装置の製造方法を工程順に示す部分断面図、第２Ａ
図、第２Ｂ図、第２Ｃ図、第２Ｄ図、第２Ｅ図、第２Ｆ
図は、従来の電荷転送装置の製造方法を工程順に示す部
分断面図である。 図において、 １はシリコン基板、 ２はゲート酸 化膜、 ３゜ ５は多結晶シリコン層、 ４は高融点上 属、 ６はネガ型フォトレジスト膜である。 なお、 各図中、 同一符号は同一または相当部分 を示す。 代 理 人 大 ■１ 増 雄 第１Ｅ 図 ６： ネカ″型フォトしレストＡ％ 第１Ｆ図 第１Ｇ 図 第１Ａ図 １しり：ｌ；藁し才及 ２：イニト酩イヒｗ１３：
各蚤、Ｌ晶しヮ〕２眉第１Ｂ図 ４：高早！Ａ金尾 第１Ｃ図 第１Ｄ図 ５：９ｙ憂［晶シリフ〉層 第２Ａ 図 第２Ｂ図 第２Ｃ図
Claims (1)
- 【特許請求の範囲】 少なくとも、半導体基板と、前記半導体基板の上方に形
成された複数の層とからなる多層構造を有する半導体装
置の製造方法であって、 前記半導体基板の上方に第１の層を形成する工程と、 前記第１の層の上に、少なくとも前記半導体基板を透過
する電磁波を反射または吸収する物質を含む第２の層を
形成する工程と、 前記第１の層と前記第２の層とを選択的に除去する工程
と、 前記第２の層の上方を含む、前記半導体基板の上方に第
３の層を形成する工程と、 前記第３の層の上に、少なくとも前記電磁波に感光する
レジスト膜を形成する工程と、 前記半導体基板の裏面に前記電磁波を照射することによ
り、前記レジスト膜を露光し、選択的に除去する工程と
、 前記レジスト膜をマスクとして、前記第３の層を選択的
に除去する工程とを備えたことを特徴とする、半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63144317A JPH02331A (ja) | 1987-11-05 | 1988-06-10 | 半導体装置の製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27991287 | 1987-11-05 | ||
| JP62-279912 | 1987-11-05 | ||
| JP63144317A JPH02331A (ja) | 1987-11-05 | 1988-06-10 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02331A true JPH02331A (ja) | 1990-01-05 |
Family
ID=26475759
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63144317A Pending JPH02331A (ja) | 1987-11-05 | 1988-06-10 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02331A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011084849A (ja) * | 2009-10-19 | 2011-04-28 | Arai Helmet Ltd | オープンフェースヘルメット |
-
1988
- 1988-06-10 JP JP63144317A patent/JPH02331A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011084849A (ja) * | 2009-10-19 | 2011-04-28 | Arai Helmet Ltd | オープンフェースヘルメット |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2757983B2 (ja) | 半導体素子の微細パターン形成方法 | |
| JP2003045893A (ja) | 薄膜トランジスタの製造方法及び素子の形成方法 | |
| JP2001308002A (ja) | フォトマスクを用いたパターン作製方法、及びパターン作製装置 | |
| US5853923A (en) | Double layer method for fabricating a rim type attenuating phase shifting mask | |
| JP3912949B2 (ja) | フォトマスクの形成方法及び半導体装置の製造方法 | |
| JPH055174B2 (ja) | ||
| JPH02331A (ja) | 半導体装置の製造方法 | |
| JPS62245251A (ja) | レジストパタ−ン形成方法 | |
| JPH0664337B2 (ja) | 半導体集積回路用ホトマスク | |
| JP2734753B2 (ja) | 位相シフトマスクの形成方法 | |
| JP4225544B2 (ja) | 感光性材料の積層構造および微細パターン形成方法 | |
| JPS6386550A (ja) | 多層配線層の形成方法 | |
| JPH10233641A (ja) | 弾性表面波素子の製造方法 | |
| JP2676833B2 (ja) | フォトレジストパターンの形成方法 | |
| JPH11204414A (ja) | パターン形成法 | |
| KR0138066B1 (ko) | 위상반전마스크 제작 방법 | |
| JPS589944B2 (ja) | フオトマスク | |
| JPS62195125A (ja) | 微細パタ−ンの形成方法 | |
| JPH06349728A (ja) | レジストパターンの形成方法 | |
| JP2779528B2 (ja) | 半導体装置の製造方法 | |
| JPH04345162A (ja) | マスクおよびその製造方法 | |
| KR101087783B1 (ko) | 반도체소자의 캐패시터 형성방법 | |
| JPS6379379A (ja) | 自児整合型薄膜トランジスタの製造方法 | |
| JPH0653107A (ja) | 半導体装置の製造方法 | |
| JPS61196536A (ja) | 半導体デバイス材料とそれを用いた半導体デバイスの製造方法 |