JPH0233170B2 - Dengenonrisetsutokairo - Google Patents

Description

【発明の詳細な説明】 本発明は、電源を投入するときにクリアパルス
を発生する電源オンリセツト回路に関する。

一般に、デイジタル回路では電源を投入すると
きにシフトレジスタの内部でフリツプフロツプを
クリアするため、リセツトパルスを送出する必要
がある。このような理由から電源オンリセツト回
路としては、従来から種々のものが使用されてき
ている。その実例を第１図、ならびに第２図に示
す。第１図は、CR時定数を利用してリセツト動
作を行う形式の回路である。第１図において、１
１〜１４は抵抗器、１５はコンデンサ、１６はト
ランジスタ、１７は出力端子である。第１図に示
す電源オンリセツト回路においては、電源電圧の
立上り速度に起因してリセツトに不動作状態が生
ずるという問題点があつた。すなわち、電源電圧
の立上がり速度が遅い場合には、リセツト機能が
動作しないという欠点があつた。

第２図は、ダイオードの非直線特性を利用して
リセツト動作を行う形式の回路である。第２図に
おいて、２０１〜２０６は抵抗器、２０７，２０
８はそれぞれ差動対を成すトランジスタ、２１１
〜２１ｎはｎ個のダイオード、２０９はモノステ
ーブルマルチバイブレータ、２１０は出力端子で
ある。第２図に示す電源オンリセツト回路におい
ては、電源電圧がある規定値以上になるとｎ個の
ダイオード２１１〜２１ｎが導通して電流が流
れ、差動対をなすトランジスタ２０７，２０８の
ベース電位が逆転してモノステーブルマルチバイ
ブレータ２０９を駆動する。これによつて、モノ
ステーブルマルチバイブレータ２０９はリセツト
パルスを発生する。

上記のように、いずれの場合も電源電圧の変動
による誤動作を防ぐためには、リセツト動作電位
を定常電位より低めに設定する必要があつた。こ
のとき、被リセツト動作回路が定常電位近くにな
らないと正常に動作しない場合には不確実性を含
むリセツト動作になるという欠点があつた。この
ため、リセツト動作電位の誤動作防止余裕を極め
て小さくとるか、あるいは被リセツト動作回路が
低電位でも動作するように設計しなくてはならな
いという欠点があつた。

本発明の目的は、第１〜第３の電位検出部によ
つて検出された相異なる電位レベル情報をゲート
してラツチするように構成することにより上記欠
点を除去し、電源回路の立上がり速度に影響され
ず、電極電圧の変動に対して十分な誤動作防止余
裕をとることができ、定常電位の近傍までに立上
がつてから始めてリセツト動作を行うことができ
るように構成した電源オンリセツト回路を提供す
ることにある。

本発明による電源オンリセツト回路は、第１〜
第３の電位検出部と、第１および第２のRS形フ
リツプフロツプと、OR論理ゲート群とから成立
つ。

第１の電位検出部は第１の一定電位を検出する
ためのものであり、第２の電位検出部は第１の一
定電位よりも絶対値の大きい第２の一定電位を検
出するためのものであり、第３の電位検出部は第
２の一定電位よりも絶対値の大きい第３の一定電
位を検出するためのものである。

論理ゲート群は電源オンの条件に従い前記第１
の電位検出部の第１の一定電位検出により前記第
１および第２のRS形フリツプフロツプをリセツ
トし、前記第２の電位検出部の第２の一定電位検
出により前記第１および第２のRS形フリツプフ
ロツプをセツト可能状態とし、前記第３の電位検
出部の第３の一定電位検出により前記第１のRS
形フリツプフロツプをセツト状態にして片方向形
の電源オンリセツト信号を出力する一方、前記第
３の電位検出部の第３の一定電位検出により被リ
セツト回路に与える信号を反転し、これによつて
前記被リセツト回路から出力されるリセツト確認
信号により前記第２のRSフリツプフロツプをセ
ツトさせ前記第２のRSフリツプフロツプのＱ出
力により前記反転させられた信号を元のレベルに
戻すことにより準パルス形式の電源オンリセツト
信号を出力するとともに電源電圧が前記第３の一
定電位に達し前記電源オンリセツト信号が出力さ
れた後再度前記第３の一定電位以下になつた場合
でも、前記第１と第２のRSフリツプフロツプの
セツト状態を維持して前記片方向形および準パル
ス形式の電源リセツト信号のレベル変動を抑え、
さらに前記電源電圧が下降して前記第２の一定電
位以下になつた場合、前記第１と第２のRSフリ
ツプフロツプを再度リセツト状態にし、前記片方
向形の電源オンリセツト信号を元のリベルに戻
し、かつ、前記準パルス形式の電源リセツト信号
にレベル変動がないようにするためのものであ
る。

上記において、第１〜第３の電位検出部のそれ
ぞれは差動npnトランジスタ対と、直列接続され
た複数のnpnトランジスタと、複数の抵抗器とか
ら成る。差動npnトランジスタ対は一定電位を検
出するために使用するものである。直列接続され
た複数のnpnトランジスタは、差動npnトランジ
スタ対の片方のベースにバイアス電圧を与えるた
めのものである。複数の抵抗器は差動npnトラン
ジスタ対と直列接続された複数のnpnトランジス
タとにより差動段を形成するためのものである。
各電位検出部においては、上記構成により電源電
圧を増加させて一定電位に至ると差動npnトラン
ジスタ対に流れる電流間に交叉が生ずることによ
り一定電位を検出するように構成したものであ
る。

次に本発明について図面を参照して詳細に説明
する。

第３図は、本発明による電源オンリセツト回路
に使用する電位検出部の一実施例を示す回路図で
ある。第３図において、３０１〜３０８は抵抗
器、３１１〜３１４はトランジスタである。

第４図は、第３図の各部の電位変化と電源電圧
の変化との両者を時間の関数として表わしたグラ
フである。

第３図において、点ａ〜点ｉは第４図の曲線ａ
〜曲線ｄの電位変化と対応している。第４図にお
いて、曲線ａと曲線ｂとは第３図に示した差動ト
ランジスタ対３１１，３１２のベース部分であ
り、電源電圧の変化に対してそれぞれ異なつた傾
きを有している。第３図において、トランジスタ
３１１，３１２のベース・エミツタ間に形成され
たダイオードの内部インピーダンスは非線形特性
を有するため、電位が低いときにはトランジスタ
３１１は導通し、トランジスタ３１１に電流が流
れている。逆に、トランジスタ３１２は遮断して
いるため、このトランジスタには電流は流れてい
ない。この関係は、第４図において曲線ａと曲線
ｂとが交差し、電源電圧が第４図における点ｅの
検知電圧になるまで続き、その後、この関係は逆
転する。そこで、第３図のトランジスタ３１１は
遮断してトランジスタ３１２が導通状態になり、
このトランジスタに電流が流れる。これにより、
第４図においては曲線ｄに示す出力信号が得られ
る。第３図において点d′における電位、すなわ
ち、抵抗器３０７と３０８との相対関係を変える
ことによつて、この検知電圧Vdを変化させるこ
とができる。検知電圧Vdは Vd≒2V_BE／（R₂／R₁＋R₂−R₇／R₇＋R₈） (1) で与えられる。ここで、R₁，R₂，R₇，R₈はそれ
ぞれ抵抗器３０１，３０２，３０７，３０８の抵
抗値である。また、V_BEはトランジスタ３１１，
３１２のベース・エミツタ間の順電圧である。

第５図は、本発明による電源オンリセツト回路
の一実施例を示すブロツク図である。第５図にお
いて、５０１〜５０３は第１〜第３の電位検出
部、５０４はOR／NORゲート、５０５，５０９
はNORゲート、５０６はORゲート、５０７，５
０８は第１および第２のフリツプフロツプであ
る。第５図において、第１の電位検出部３０１の
検知電位をV₁に設定し、電源電圧が検知電位V₁
を越えた場合に出力ＱをＨレベルからＬレベルに
まで変化することができるように設定する。ま
た、第２の電位検出部５０２の検知電位をV₂に
設定し、第３の電位検出部５０３の検知電位を
V₃に設定しておく、負電源により回路を駆動す
る場合には、これらの電位はV₁＞V₂＞V₃が満足
されるように設定する。リセツト確認信号がｐ点
においてＬレベルからＨレベルにまで変化するよ
う、外部回路と接続する。具体的には、外部回路
のフリツプフロツプのリセツト端子を本発明によ
る電源オンリセツト回路の第２の出力端子である
ｏ点に接続し、外部回路のフリツプフロツプの出
力をｐ点に接続する。第５図において、第１お
よび第２のフリツプフロツプ５０７，５０８の
RS形フリツプフロツプは、入力の立上がり判定
ができるような電圧制御形のものを使用する。

第６図のタイミング図を参照し、第５図におけ
る点ｇ〜点ｐの動作波形を説明する。第６図は、
外部回路がリセツト状態に入る過程を時系列によ
り示したタイミング図である。図中、各波形のレ
ベル変化点間に記載されている曲線上の矢印はそ
の矢印の起点の波形出力が原因で矢印先端の示す
波形出力がレベル変化することを示す。電源電圧
がOV、あるいはOV付近の状態から電圧V₁にな
ると、第１の電位検出部５０１の出力ＱはＬレベ
ルになる。このとき、第２の電位検出部５０２の
出力はＬレベルに保たれているので、OR／
NORゲート５０４のNOR出力はＨレベルにな
り、第１のフリツプフロツプ５０７にはリセツト
がかかる。このとき、第１のフリツプフロツプ５
０７のＳ端子はＬレベルにある。ｐ点がＬレベル
にある場合にはリセツトがかかつていないので、
この場合にはNORゲート５０５の出力はＨレベ
ルとなり、第２のフリツプフロツプ５０８にはリ
セツトがかかつて、第１および第２のフリツプフ
ロツプ５０７，５０８の出力Ｑは共にＬレベルに
なる。しかしながら、ｐ点がＨレベルにある場合
には外部の被リセツト回路のリセツトが初初期状
態よりかかつているので、この場合第２のフリツ
プフロツプ５０８にはリセツトがかからない。し
たがつて、この場合には電位が定常状態になつて
も第５図の電源オンリセツト回路はリセツト信号
を送出しない。次に電源電圧がV₂になると、第
２の電位検出部５０２の出力ＱはＬレベルにな
る。このときには同時に、第１および第２のフリ
ツプフロツプ５０７，５０８のリセツト側は共に
Ｌレベルになる。この場合には、第１のフリツプ
フロツプ５０７の出力はＨレベルになつている
ため、ｎ点の状態はＨレベルのままに保たれ、さ
らにｉ点がＨレベルであるためにｏ点はＬレベル
に保たれている。次に、電源電圧がV₃になると、
第３の電位検出部５０３の出力ＱはＬレベルとな
る。外部の被リセツト回路にリセツトがかかつて
いないときには、第２のフリツプフロツプの出力
ＱはＬレベルであるので、ｏ点はＨレベルとなつ
てリセツト確認信号が入力され、再びｏ点はＬレ
ベルとなる。なお、ｐ点の出力は被セツト回路が
リセツトされていなければＬレベルであるが、被
リセツト回路が本発明の電源オンリセツト回路に
よりリセツトされｐ点がＨレベルとなり、動作を
終れた後、電源を落とし、再度電源を投入したと
きにはｐ点はＬレベルになつているのが通常であ
る。また、電源電圧がV₃になると、第１のフリ
ツプフロツプ５０７にセツト信号が入り、出力
のｋ点はＬレベルとなつて点ｎはＨレベルからＬ
レベルに変化する。この後、電源変動により電源
電圧がV₃以下になつても、この状態には変化は
生じない。すなわち、この場合の電源変動に対す
る余裕は、定常電圧をVsとしたとき、Vs−V₂＞
０により与えられ、この条件を満たせばリセツト
が再動作することはない。このとき、リセツト動
作電圧V₃はほぼ上記定常電圧に設定できる。本
実施例による電源オンリセツト回路の出力には第
６図の曲線ｏに示すように準パルス形出力と、第
６図の曲線ｎに示すように片方向形出力との２種
類があり、用途に応じていずれかを選択的に使用
することができる。例えば、光中継器において、
本実施例による電源オンリセツト回路の第２の出
力端子（第５図のｏ点）をRS形フリツプフロツ
プに接続し、第１の出力端子（第５図のｎ点）を
LD駆動電流制御回路の非動作端子に接続すると
仮定する。LD駆動電流制御回路は定常電圧時に
正常動作するよう設計されており、定常電圧にな
るまではLD駆動電流を０に保つておき、定常電
圧の近傍においてLD駆動電流制御回路に電流制
御機能を引き渡すことが望ましい。また、フリツ
プフロツプも設計によつては、定常電位の近傍に
ならないとリセツト動作しないものがある。した
がつて、リセツト動作も定常電位の近傍において
行うことが望ましい。誤動作防止余裕とリセツト
動作電圧とは無関係であるため、本発明ではリセ
ツト動作を任意の電位に設定できる。したがつ
て、上記のような光中継器に適しているわけであ
る。

本発明は以上説明したように、第１〜第３の電
位検出部によつて検出された相異なる電位レベル
情報をゲートしてラツチするように構成すること
により、電源オンリセツト動作電位と誤動作防止
余裕とが無相関にできることを利用し、定常電位
の近傍のみにおいて正常に動作するようなリセツ
ト動作を定常電位の極く近傍において実施でき、
さらに電源変動による誤動作の防止余裕も十分取
ることができるという効果がある。

【図面の簡単な説明】

第１図は、従来技術による電源オンリセツト回
路の一例を示す回路図である。第２図は、従来技
術による電源オンリセツト回路の他の一例を示す
回路図である。第３図は、本発明による電源オン
リセツト回路に使用する電位検出部の一実施例の
回路図である。第４図は、第３図に示す電位検出
部の各部における信号波形を示す図である。第５
図は、第３図に示す電位検出部を備えた電源オン
リセツト回路の一実施例を示すブロツク図であ
る。第６図は、第５図に示す電源オンリセツト回
路の各部における信号波形を示す図である。 １１〜１４，２０１〜２０６，３０１〜３０８
……抵抗器、１５……コンデンサ、１６，２０
７，２０８，３１１〜３１４……トランジスタ、
２１１〜２１ｎ……ダイオード、２０９……モノ
ステーブルマルチバイブレータ、５０１〜５０３
……電位検出部、５０４〜５０６，５０９……ゲ
ート、５０７，５０８……フリツプフロツプ、１
７，２１０……端子、ａ〜ｐ……チエツク点表示
記号。

Claims (1)

【特許請求の範囲】
1. １ 第１の一定電位を検出するための第１の電位
   検出部と、前記第１の一定電位よりも絶対値の大
   きい第２の一定電位を検出するための第２の電位
   検出部と、前記第２の一定電位よりも絶対値の大
   きい第３の一定電位を検出するための第３の電位
   検出部と、第１のRS形フリツプフロツプと、第
   ２のRS形フリツプフロツプと、論理ゲート群と
   を具備し、前記論理ゲート群は電源オンの条件に
   従い前記第１の電位検出部の第１の一定電位検出
   により前記第１および第２のRS形フリツプフロ
   ツプをリセツトし、前記第２の電位検出部の第２
   の一定電位検出により前記第１および第２のRS
   形フリツプフロツプをセツト可能状態とし、前記
   第３の電位検出部の第３の一定電位検出により前
   記第１のRS形フリツプフロツプをセツト状態に
   して片方向形の電源オンリセツト信号を出力する
   一方、前記第３の電位検出部の第３の一定電位検
   出により被リセツト回路に与える信号を反転し、
   これによつて前記被リセツト回路から出力される
   リセツト確認信号により前記第２のRSフリツプ
   フロツプをセツトさせ前記第２のRSフリツプフ
   ロツプのＱ出力により前記反転させられた信号を
   元のレベルに戻すことにより準パルス形式の電源
   オンリセツト信号を出力するとともに電源電圧が
   前記第３の一定電位に達し前記電源オンリセツト
   信号が出力された後再度前記第３の一定電位以下
   になつた場合でも、前記第１と第２のRSフリツ
   プフロツプのセツト状態を維持して前記片方向形
   および準パルス形式の電源リセツト信号のレベル
   変動を抑え、さらに前記電源電圧が下降して前記
   第２の一定電位以下になつた場合、前記第１と第
   ２のRSフリツプフロツプを再度リセツト状態に
   し、前記片方向形の電源オンリセツト信号を元の
   レベルに戻し、かつ前記準パルス形式の電源リセ
   ツト信号にレベル変動がないように構成し、前記
   第１〜第３の電位検出部のそれぞれが前記一定電
   位を検出するための差動トランジスタ対と、前記
   差動トランジスタ対の片方のベースにバイアス電
   圧を与えるための直列接続された複数のトランジ
   スタと、前記差動トランジスタ対と前記直列接続
   された複数のトランジスタとにより差動段を形成
   するための複数の抵抗器とから成り、電源電圧を
   増加させて前記一定電位に至ると前記差動トラン
   ジスタ対に流れる電流間に交叉が生ずることによ
   り前記一定電位が検出されるように構成したもの
   であることを特徴とする電源オンリセツト回路。