JPH023170A - スタティック・ランダム・アクセス・メモリ装置 - Google Patents
スタティック・ランダム・アクセス・メモリ装置Info
- Publication number
- JPH023170A JPH023170A JP63292530A JP29253088A JPH023170A JP H023170 A JPH023170 A JP H023170A JP 63292530 A JP63292530 A JP 63292530A JP 29253088 A JP29253088 A JP 29253088A JP H023170 A JPH023170 A JP H023170A
- Authority
- JP
- Japan
- Prior art keywords
- channel
- cell
- potential
- amplified
- random access
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003068 static effect Effects 0.000 title claims abstract description 36
- 239000004020 conductor Substances 0.000 claims abstract description 86
- 239000002784 hot electron Substances 0.000 claims abstract description 25
- 230000007423 decrease Effects 0.000 claims abstract 2
- 230000003321 amplification Effects 0.000 claims description 25
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 25
- 238000000034 method Methods 0.000 claims description 20
- 230000008859 change Effects 0.000 claims description 11
- 230000005669 field effect Effects 0.000 claims description 9
- 230000015654 memory Effects 0.000 claims description 6
- 230000009977 dual effect Effects 0.000 claims description 3
- 230000010387 memory retrieval Effects 0.000 claims 1
- 239000011347 resin Substances 0.000 abstract 1
- 229920005989 resin Polymers 0.000 abstract 1
- 239000000872 buffer Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- 239000000758 substrate Substances 0.000 description 3
- 239000002800 charge carrier Substances 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000002772 conduction electron Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000005527 interface trap Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000000284 resting effect Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
- G11C11/4125—Cells incorporating circuit means for protecting against loss of information
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
- G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
- G11C11/419—Read-write [R-W] circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Static Random-Access Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はスタティック・ランダム・アクセス・メモリ・
セルの情報内容の検索方法に関するもので、 該セルは、第1増巾構造の出力における電位が第2増巾
構造の出力における電位に比較ししてプラス(+)であ
るような第1安定状態とその逆の形の第2安定状態とを
動作中有している装置を形成すべく交差結合している第
1及び第2 CMOSMOS反転道中構造、また、その
各々のゲート電極がセル・アクセス信号供給導体に接続
しそのチャネルは第1及び第2増巾構造の各々を第1及
び第2情報信号導体に接続する第1及び第2追加nチャ
ネル絶縁ゲート電界効果トランジスタ構造をもち、上記
CMOS構造の各々は相互間に電位差のある電源導体の
中間に接続され二おり、 上記方法において、セル・アクセス信号供給導体上に追
加nチャネル構造を非導電的に維持する電位が現存する
間に情報信号導体は一定の電位に充電され、然る後その
セル・アクセス信号供給導体上の電位はプラス(+)方
向に変位して追加nチャネル構造を導電状態に切替え、
それによって上記第1及び第2安定状態のどちらが目下
現存するかを表す電位を情報信号導体に印加する。
セルの情報内容の検索方法に関するもので、 該セルは、第1増巾構造の出力における電位が第2増巾
構造の出力における電位に比較ししてプラス(+)であ
るような第1安定状態とその逆の形の第2安定状態とを
動作中有している装置を形成すべく交差結合している第
1及び第2 CMOSMOS反転道中構造、また、その
各々のゲート電極がセル・アクセス信号供給導体に接続
しそのチャネルは第1及び第2増巾構造の各々を第1及
び第2情報信号導体に接続する第1及び第2追加nチャ
ネル絶縁ゲート電界効果トランジスタ構造をもち、上記
CMOS構造の各々は相互間に電位差のある電源導体の
中間に接続され二おり、 上記方法において、セル・アクセス信号供給導体上に追
加nチャネル構造を非導電的に維持する電位が現存する
間に情報信号導体は一定の電位に充電され、然る後その
セル・アクセス信号供給導体上の電位はプラス(+)方
向に変位して追加nチャネル構造を導電状態に切替え、
それによって上記第1及び第2安定状態のどちらが目下
現存するかを表す電位を情報信号導体に印加する。
本発明はまた、スタティック・ランダム・アクセス・メ
モリ・セルの中への情報の書込み方法に関するもので、 該セルは、第1増巾構造の出力における電位が第2増巾
構造の出力における電位に比較ししてプラス(+)であ
るような第1安定状態とその逆の形の第2安定状態とを
動作中有している装置を形成すべく交差結合している第
1及び第2 CMOS反転増巾構造をもち、また、その
各々のゲート電極がセル・アクセス信号供給導体に接続
しそのチャネルは第1及び第2増巾構造の各々を第1及
び第2情報信号導体に接続する第1及び第2追加nチャ
ネル絶縁ゲート電界効果トランジスタ構造をもち、上記
CMOS構造の各々は相互間に電位差のある電源導体の
中間に接続されており、 上記方法において、セル・アクセス信号供給導体上に追
加nチャネル構造を非導電的に維持する電位が現存する
間に情報信号導体は一定の電位に充電され、然る後一方
が他方よりプラス(+)であるそれぞれの電位が情報信
号導体に印加され、そのセル・アクセス供給導体上の電
位はプラス(+)方向に変化して追加のnチャネル構造
を導電状態に切替え、以てその後に現れる安定状態はど
ちらの情報信号導体がより多くプラス(+)電位を運ぶ
かを表わす。
モリ・セルの中への情報の書込み方法に関するもので、 該セルは、第1増巾構造の出力における電位が第2増巾
構造の出力における電位に比較ししてプラス(+)であ
るような第1安定状態とその逆の形の第2安定状態とを
動作中有している装置を形成すべく交差結合している第
1及び第2 CMOS反転増巾構造をもち、また、その
各々のゲート電極がセル・アクセス信号供給導体に接続
しそのチャネルは第1及び第2増巾構造の各々を第1及
び第2情報信号導体に接続する第1及び第2追加nチャ
ネル絶縁ゲート電界効果トランジスタ構造をもち、上記
CMOS構造の各々は相互間に電位差のある電源導体の
中間に接続されており、 上記方法において、セル・アクセス信号供給導体上に追
加nチャネル構造を非導電的に維持する電位が現存する
間に情報信号導体は一定の電位に充電され、然る後一方
が他方よりプラス(+)であるそれぞれの電位が情報信
号導体に印加され、そのセル・アクセス供給導体上の電
位はプラス(+)方向に変化して追加のnチャネル構造
を導電状態に切替え、以てその後に現れる安定状態はど
ちらの情報信号導体がより多くプラス(+)電位を運ぶ
かを表わす。
本発明は更にまた、上述の方法の少なくとも1つを実行
するスタティック・ランダム・アクセス・メモリ装置に
関するものである。
するスタティック・ランダム・アクセス・メモリ装置に
関するものである。
上述の方法を実行するスタティック・ランダム・アクセ
ス・メモリ装置は次の文献に開示されている: 題名 rA 4O−ns/100pF Low−Pow
er Full−CMOS256k (32k X 8
)SRAM J掲載誌rIEEE ジャーナル・オブ
・ソリッドステート・サーキッツ、 Vol、5C−2
2,No、5゜1987年10月」 著者 1f、C,H,Gubels、 C,D、Har
tgring、 R,HJ。
ス・メモリ装置は次の文献に開示されている: 題名 rA 4O−ns/100pF Low−Pow
er Full−CMOS256k (32k X 8
)SRAM J掲載誌rIEEE ジャーナル・オブ
・ソリッドステート・サーキッツ、 Vol、5C−2
2,No、5゜1987年10月」 著者 1f、C,H,Gubels、 C,D、Har
tgring、 R,HJ。
5alters、 J、A、M、Lammerts、
M、J、Tooher。
M、J、Tooher。
P、F、P、C,Hen5.J、J、J、Ba5tia
ens、J、M。
ens、J、M。
F、van Dijk、 M、八、5prokel
J 。
J 。
この文献は高級スタティック・ランダム・アクセス・メ
モリ、(SRAM)装置を論じたもので、この装置は2
層アルミニウムの1.3μmツインタブ(twin−t
ub) CMOS過程で構築されている。この既知の装
置では、各メモリ・セルは8×25平方μmの面積を占
め、セル・トランジスタのチャネル長は1.2μm
(NMOS)及び1.4μm (PMOS)である。
モリ、(SRAM)装置を論じたもので、この装置は2
層アルミニウムの1.3μmツインタブ(twin−t
ub) CMOS過程で構築されている。この既知の装
置では、各メモリ・セルは8×25平方μmの面積を占
め、セル・トランジスタのチャネル長は1.2μm
(NMOS)及び1.4μm (PMOS)である。
電源供給導体間の電位差は標準の5ボルトで、情報信号
導体へ充電される「一定の電位」も同じくこの値である
。典形的なアクセス・タイムは100pFの負荷で40
nsである。
導体へ充電される「一定の電位」も同じくこの値である
。典形的なアクセス・タイムは100pFの負荷で40
nsである。
今日の傾向は、メモリに対してより大きな蓄積容量をも
ってほしいという願望で、これは必然的にメモリ・セル
のサイズの縮小、それによって必要とされる多数のセル
を基板の合理的な面積中に収めたいという願望となる。
ってほしいという願望で、これは必然的にメモリ・セル
のサイズの縮小、それによって必要とされる多数のセル
を基板の合理的な面積中に収めたいという願望となる。
メモリ・セルのサイズを小さくすることは当然セルを構
成するトランジスタのサイズの縮小につながる。ところ
が、セル・トランジスタのチャネル長を縮小し、例えば
0.8μmとして、一方動作条件は変えないままとする
と、重大な問題、いわゆる[ホット・エレクトロン・ス
トレス」がNMOS )ランジスタに生じ、セルの期待
寿命を劇的に小さくする。(ホット・エレクトロン・ス
トレス現象自体は既によく知られていることで、それは
ソース・ドレーン電界によりチャネル素材が衝撃でイオ
ン化するに十分なエネルギーにまで加速された関連トラ
ンジスタのチャネル中のチャージ・キャリアの結果であ
って、それによりチャネル素材の価電子帯エレクトロン
は導電帯へと励起される。この現象が起きるごとに余分
の導電エレクトロンとホールが生じ、それらがそれぞれ
ドレーンと基板へ流れ、ドレーン・ソース電流と基板電
流の増加をもたらす。もし衝撃イオン化により生じたチ
ャージ・キャリアが十分のエネルギーをもつならばトラ
ンジスタ・ゲートへのチャネル素材と絶縁素材の間のエ
ネルギー障壁を乗り越えることができる。−旦絶縁素材
中にキャリアがトラップされるようになると、絶縁中に
固定チャージが生じまた界面トラップが生じこれがさら
にトランジスタの特性を変えるようになる。)ホット・
エレクトロン・ストレスはセルに供給される電圧を適当
に減じるならば避けられることは明らかであるが、−船
釣なそのような電圧の減少はセルにアクセスするに要す
る時間をかなり増加させる。この不都合を緩和するのが
本発明の目的である。
成するトランジスタのサイズの縮小につながる。ところ
が、セル・トランジスタのチャネル長を縮小し、例えば
0.8μmとして、一方動作条件は変えないままとする
と、重大な問題、いわゆる[ホット・エレクトロン・ス
トレス」がNMOS )ランジスタに生じ、セルの期待
寿命を劇的に小さくする。(ホット・エレクトロン・ス
トレス現象自体は既によく知られていることで、それは
ソース・ドレーン電界によりチャネル素材が衝撃でイオ
ン化するに十分なエネルギーにまで加速された関連トラ
ンジスタのチャネル中のチャージ・キャリアの結果であ
って、それによりチャネル素材の価電子帯エレクトロン
は導電帯へと励起される。この現象が起きるごとに余分
の導電エレクトロンとホールが生じ、それらがそれぞれ
ドレーンと基板へ流れ、ドレーン・ソース電流と基板電
流の増加をもたらす。もし衝撃イオン化により生じたチ
ャージ・キャリアが十分のエネルギーをもつならばトラ
ンジスタ・ゲートへのチャネル素材と絶縁素材の間のエ
ネルギー障壁を乗り越えることができる。−旦絶縁素材
中にキャリアがトラップされるようになると、絶縁中に
固定チャージが生じまた界面トラップが生じこれがさら
にトランジスタの特性を変えるようになる。)ホット・
エレクトロン・ストレスはセルに供給される電圧を適当
に減じるならば避けられることは明らかであるが、−船
釣なそのような電圧の減少はセルにアクセスするに要す
る時間をかなり増加させる。この不都合を緩和するのが
本発明の目的である。
本発明の第1の視点は、最初のバラグラフに挙げた方法
であって、その特徴として、上記の電位差は、もしそれ
が、関連するトランジスタ構造が導電的な間に、上記導
電的追加nチャネル・トランジスタ構造かどちらかの増
巾構造の導電的nチャネル・トランジスタ構造かのチャ
ネルを直接横切って与えられるならば、その結果として
、関連するトランジスタ構造内に多大のホット・エレク
トロン・ストレスをもたらし、また上記−定の電位及び
増巾nチャネル構造のしきい値電圧並びに増巾nチャネ
ル構造のチャネル・コンダクタンスの追加nチャネル構
造のチャネル・コンダクタンスに対する比が、上記各n
チャネル構造に対して多大のホット・エレクトロン・ス
トレスを関連構造内に起すドレーン・ソース電圧とゲー
ト・ソース電圧の組合せは生じないように選ばれること
をもたらすのに十分である。
であって、その特徴として、上記の電位差は、もしそれ
が、関連するトランジスタ構造が導電的な間に、上記導
電的追加nチャネル・トランジスタ構造かどちらかの増
巾構造の導電的nチャネル・トランジスタ構造かのチャ
ネルを直接横切って与えられるならば、その結果として
、関連するトランジスタ構造内に多大のホット・エレク
トロン・ストレスをもたらし、また上記−定の電位及び
増巾nチャネル構造のしきい値電圧並びに増巾nチャネ
ル構造のチャネル・コンダクタンスの追加nチャネル構
造のチャネル・コンダクタンスに対する比が、上記各n
チャネル構造に対して多大のホット・エレクトロン・ス
トレスを関連構造内に起すドレーン・ソース電圧とゲー
ト・ソース電圧の組合せは生じないように選ばれること
をもたらすのに十分である。
本発明の第2の視点は、2番目のパラグラフに挙げた方
法であって、その特徴として、上記の電位差は、もしそ
れが、関連するトランジスタ構造が導電的な間に、上記
導電的追加nチャネル・トランジスタ構造かどちらかの
増巾構造の導電的nチャネル・トランジスタ構造かのチ
ャネルを直接横切って与えられるならば、その結果とし
て、関連するトランジスタ構造内に多大のホット・エレ
クトロン・ストレスをもたらし、セル・アクセス供給導
体上の電位のプラス(+)方向への変化が情報信号導体
上へのそれぞれの電位の印加に先立って行われることを
もたらし、また上記一定の電位と上記それぞれの電位の
うちよりプラス(+)の方及び増巾nチャネル構造のし
きい値電圧並びに増巾nチャネル構造のチャネル・コン
ダクタンスの追加nチャネル構造のチャネル・コンダク
タンスに対する比が、上記各nチャネル構造に対して多
大のホット・エレクトロン・ストレスを関連構造内に起
すドレーン・ソース電圧とゲート・ソース電圧の組合せ
は生じないように選ばれることをもたらすのに十分であ
る。
法であって、その特徴として、上記の電位差は、もしそ
れが、関連するトランジスタ構造が導電的な間に、上記
導電的追加nチャネル・トランジスタ構造かどちらかの
増巾構造の導電的nチャネル・トランジスタ構造かのチ
ャネルを直接横切って与えられるならば、その結果とし
て、関連するトランジスタ構造内に多大のホット・エレ
クトロン・ストレスをもたらし、セル・アクセス供給導
体上の電位のプラス(+)方向への変化が情報信号導体
上へのそれぞれの電位の印加に先立って行われることを
もたらし、また上記一定の電位と上記それぞれの電位の
うちよりプラス(+)の方及び増巾nチャネル構造のし
きい値電圧並びに増巾nチャネル構造のチャネル・コン
ダクタンスの追加nチャネル構造のチャネル・コンダク
タンスに対する比が、上記各nチャネル構造に対して多
大のホット・エレクトロン・ストレスを関連構造内に起
すドレーン・ソース電圧とゲート・ソース電圧の組合せ
は生じないように選ばれることをもたらすのに十分であ
る。
(ここで用いる術語r CMOS Jというのは、今日
普通に用いられているもので、結果的に、相補的トラン
ジスタ構造でそのトランジスタ・ゲート電極は非金属素
材、例えばポリシリコンでできているものを含むものと
理解されたい。) ある条件に適合するならば、セル・トランジスタ内の多
大のホット・エレクトロン・ストレスは、セル電源供給
導体間の電位差を、若しそれがセルの導電的nチャネル
・トランジスタのソース、ドレーン間に直接与えられた
としても関連トランジスタにそんなストレースを最早も
たらさない値にまで減じることなしに、避けられるとい
うことは今や明らかに認められた。そのような電位差の
縮小は上述のセル・アクセス・タイムの増加の主な理由
だから、結果として規模の増大が避けられる。
普通に用いられているもので、結果的に、相補的トラン
ジスタ構造でそのトランジスタ・ゲート電極は非金属素
材、例えばポリシリコンでできているものを含むものと
理解されたい。) ある条件に適合するならば、セル・トランジスタ内の多
大のホット・エレクトロン・ストレスは、セル電源供給
導体間の電位差を、若しそれがセルの導電的nチャネル
・トランジスタのソース、ドレーン間に直接与えられた
としても関連トランジスタにそんなストレースを最早も
たらさない値にまで減じることなしに、避けられるとい
うことは今や明らかに認められた。そのような電位差の
縮小は上述のセル・アクセス・タイムの増加の主な理由
だから、結果として規模の増大が避けられる。
以上述べたようにまた以下論するように、上記の条件は
読出し操作においては、信号供給導体が追加nチャネル
・トランジスタの導通に先立ってチャージされる一定の
電位を適切に選ぶことと、増巾nチャネル構造のしきい
値電圧及びこれらの構造のチャネル・コンダクタンスと
追加nチャネル構造のチャネル・コンダクタンスとの比
を適切に選ぶ、ことを必然的にもたらす。更にまた実際
上は、ある与えられたセルへの書込み操作はそれに先立
って連係した条件下で当該セルの読出し操作をしておか
なけばならないので、情報信号導体上に印加されたそれ
ぞれの電位のうちよりプラス(+)の方の適切な選択が
必然になる。
読出し操作においては、信号供給導体が追加nチャネル
・トランジスタの導通に先立ってチャージされる一定の
電位を適切に選ぶことと、増巾nチャネル構造のしきい
値電圧及びこれらの構造のチャネル・コンダクタンスと
追加nチャネル構造のチャネル・コンダクタンスとの比
を適切に選ぶ、ことを必然的にもたらす。更にまた実際
上は、ある与えられたセルへの書込み操作はそれに先立
って連係した条件下で当該セルの読出し操作をしておか
なけばならないので、情報信号導体上に印加されたそれ
ぞれの電位のうちよりプラス(+)の方の適切な選択が
必然になる。
供給導体間の「標準」電位差が5ボルト上10%とする
とき、多(の場合に「一定の電位」及び「それぞれの電
位」のうちよりプラス(+)の方(もしあれば)は4ボ
ルト上10%であり、そうすれば増巾nチャネル構造の
しきい値電圧及び増巾nチャネル構造のチャネル・コン
ダクタンスの追加nチャネル構造のチャネル・コンダク
タンスに対する比は、Tを関連するnチャネル構造のし
きい値電圧とするとき、構造が非導電の二重安定状態が
存在し、セル・アクセス信号供給導体上にプラス(+)
方向の変化が起きる場合においては、どの増巾nチャネ
ル構造のゲート・ソース電圧も(T−0,25)ボルト
を超えないことが適切である、ということが既にわかっ
ている。実際には上記しきい値電圧及びチャネル・コン
ダクタンス比は、これらの環境下ではどの増巾nチャネ
ル構造のゲート・ソース電圧も(T−0,3)ボルトを
超えないのが好適である。
とき、多(の場合に「一定の電位」及び「それぞれの電
位」のうちよりプラス(+)の方(もしあれば)は4ボ
ルト上10%であり、そうすれば増巾nチャネル構造の
しきい値電圧及び増巾nチャネル構造のチャネル・コン
ダクタンスの追加nチャネル構造のチャネル・コンダク
タンスに対する比は、Tを関連するnチャネル構造のし
きい値電圧とするとき、構造が非導電の二重安定状態が
存在し、セル・アクセス信号供給導体上にプラス(+)
方向の変化が起きる場合においては、どの増巾nチャネ
ル構造のゲート・ソース電圧も(T−0,25)ボルト
を超えないことが適切である、ということが既にわかっ
ている。実際には上記しきい値電圧及びチャネル・コン
ダクタンス比は、これらの環境下ではどの増巾nチャネ
ル構造のゲート・ソース電圧も(T−0,3)ボルトを
超えないのが好適である。
以下、本発明の実施例を添付図面を参照して説明する。
第1図では、スタティック・ランダム・アクセス・メモ
リ・セル1が第1及び第2 CMOS反転増巾構造2.
3及び4,5を有し、それらはそれぞれ交差結合してお
り、それにより第1構造の出力6の電位が第2構造の化
カフの電位に比較してプラス(+)である第1安定状態
と、これとは逆の関係になる第2安定状態とをもつ配置
を形成する。
リ・セル1が第1及び第2 CMOS反転増巾構造2.
3及び4,5を有し、それらはそれぞれ交差結合してお
り、それにより第1構造の出力6の電位が第2構造の化
カフの電位に比較してプラス(+)である第1安定状態
と、これとは逆の関係になる第2安定状態とをもつ配置
を形成する。
増巾構造は二重交差結合をなし、点線で示すダイオード
8,9がそれぞれpチャネル・トランジスタ2とnチャ
ネル・トランジスタ3の間及びpチャネル・トランジス
タ4とnチャネル・トランジスタ5の間にある。このダ
イオードは実行上はあってもよいが、なくてもよい。追
加nチャネル絶縁ゲート電界効果トランジスタ構造10
及び11のゲート電極はセル・アクセス・信号供給導体
12に接続され、そのチャネルは第1及び第2情報信号
導体13及び14への出力6及び7に接続する。CMO
S増巾構造2.3及び4.5は各々電源導体15及び1
6に接続され、導体16がアース電位なのに比較して導
体15はプラス電位Vを運ぶ。
8,9がそれぞれpチャネル・トランジスタ2とnチャ
ネル・トランジスタ3の間及びpチャネル・トランジス
タ4とnチャネル・トランジスタ5の間にある。このダ
イオードは実行上はあってもよいが、なくてもよい。追
加nチャネル絶縁ゲート電界効果トランジスタ構造10
及び11のゲート電極はセル・アクセス・信号供給導体
12に接続され、そのチャネルは第1及び第2情報信号
導体13及び14への出力6及び7に接続する。CMO
S増巾構造2.3及び4.5は各々電源導体15及び1
6に接続され、導体16がアース電位なのに比較して導
体15はプラス電位Vを運ぶ。
よく知られているように、セル1の情報内容を情報信号
導体すなわちビット・ライン13及び14上に読出すこ
とが求められたときは、セル・アクセス信号供給導体1
2にプラス電位が与えられ、追加又はアクセス・トラン
ジスタ10及び11を導電的になし、その結果のライン
13.14間の電位差の様子が現在どちらの二重安定状
態が存在するかを表すようになる。通常は、アクセス・
トランジスタ10及び11が導電的とされる前にライン
13及び14はプラス電位、例えば+Vへ予めチャージ
され、この導通が生じたとき偶発的なセルへの書込み操
作を防止する。書込み操作が本当に必要なときには、適
当な異なる電位、例えば+■とOのそれぞれが求められ
る特定の二重安定状態のどちらに対応するかの相対標識
としてライン13及び14に印加され、プラス電位がラ
イン12に与えられ、アクセス・トランジスタを導電的
とする、それによってセルは、もし未だこの状態でなか
ったら、このふされしい状態にセットされるのである。
導体すなわちビット・ライン13及び14上に読出すこ
とが求められたときは、セル・アクセス信号供給導体1
2にプラス電位が与えられ、追加又はアクセス・トラン
ジスタ10及び11を導電的になし、その結果のライン
13.14間の電位差の様子が現在どちらの二重安定状
態が存在するかを表すようになる。通常は、アクセス・
トランジスタ10及び11が導電的とされる前にライン
13及び14はプラス電位、例えば+Vへ予めチャージ
され、この導通が生じたとき偶発的なセルへの書込み操
作を防止する。書込み操作が本当に必要なときには、適
当な異なる電位、例えば+■とOのそれぞれが求められ
る特定の二重安定状態のどちらに対応するかの相対標識
としてライン13及び14に印加され、プラス電位がラ
イン12に与えられ、アクセス・トランジスタを導電的
とする、それによってセルは、もし未だこの状態でなか
ったら、このふされしい状態にセットされるのである。
上記の典形的な電圧が用いられ、■=+5ボルト±10
%とすると、またセルのnチャネル及びpチャネル・ト
ランジスタのチャネル長が、前に引用した文献に記載の
セルと同様それぞれ1.2μm及1.4 μmとすると
該セルは申し分なく動作する。けれども、もしこのチャ
ネル長、特にnチャネル・トランジスタのそれがかなり
小さくて、例えば0.8μmとすると、典形的な電圧■
=+5ボルト±10%においては、nチャネル・トラン
ジスタに大きなホット・エレクトロン・ストレスが生じ
、それに伴ってその期待寿命が減少する。■の値を大き
なホット・エレクトロン・ストレスが生じないほど小さ
くすれば今度はセルのアクセス・タイムがかなり相当大
きくなる。併し、本発明の典形的実施例では、nチャネ
ル・トランジスタのチャネル長は0.8μmに減じ、■
の値は+5ボルトのままとするが、導体13及び14に
外部から与える最大プラス電圧は+4ボルト±10%に
制限し、またトランジスタ3,5のしきい値電圧及びト
ランジスタ3.5間のサイズ(チャネル・コンダクタン
ス)の比とトランジスタ10.11間のサイズの比を特
別の方法で選ぶようにする。この方法に関しては第2図
を参照して以下に述べる。このようにすると、nチャネ
ル・トランジスタの大きなホット・エレクトロン・スト
レスは、もし導体15.16間の電位差自体が減少すれ
ば生じるであろうセル・アクセス・タイムのかなり大き
な増大を伴わずに避けられることばわかっている。
%とすると、またセルのnチャネル及びpチャネル・ト
ランジスタのチャネル長が、前に引用した文献に記載の
セルと同様それぞれ1.2μm及1.4 μmとすると
該セルは申し分なく動作する。けれども、もしこのチャ
ネル長、特にnチャネル・トランジスタのそれがかなり
小さくて、例えば0.8μmとすると、典形的な電圧■
=+5ボルト±10%においては、nチャネル・トラン
ジスタに大きなホット・エレクトロン・ストレスが生じ
、それに伴ってその期待寿命が減少する。■の値を大き
なホット・エレクトロン・ストレスが生じないほど小さ
くすれば今度はセルのアクセス・タイムがかなり相当大
きくなる。併し、本発明の典形的実施例では、nチャネ
ル・トランジスタのチャネル長は0.8μmに減じ、■
の値は+5ボルトのままとするが、導体13及び14に
外部から与える最大プラス電圧は+4ボルト±10%に
制限し、またトランジスタ3,5のしきい値電圧及びト
ランジスタ3.5間のサイズ(チャネル・コンダクタン
ス)の比とトランジスタ10.11間のサイズの比を特
別の方法で選ぶようにする。この方法に関しては第2図
を参照して以下に述べる。このようにすると、nチャネ
ル・トランジスタの大きなホット・エレクトロン・スト
レスは、もし導体15.16間の電位差自体が減少すれ
ば生じるであろうセル・アクセス・タイムのかなり大き
な増大を伴わずに避けられることばわかっている。
第2図のダイアグラムは、特定のnチャネル絶縁ゲート
電界効果トランジスタの「ホット・エレクトロン・セー
フコな動作領域に関し分っていることを示す。それは実
線17の下の領域である。ドレーン・ソース電圧Vds
が縦軸に、ゲート・ソース電圧Vgsが横軸にプロット
されている。ドレーン・ソース電圧の可能な最大値は5
.5ボルト即ち5ボルト+10%と仮定しである。この
条件下で、ドレーン・ソース電圧が4.0ボルトに制限
されているときはゲート・ソース電圧がそのしきい値T
より上にあればトランジスタは「ホット・エレクトロン
・セーフ」なことがいずれ分るだろう(領域20)。ま
た一方、ドレーン電圧が5.5ボルトのときはゲート・
ソース電圧がしきい値電圧Tより0.3ポルト低い値を
超えないときにのみ「ホット・エレクトロン・セーフ」
である(領域19)。この2つの位置づけの中間に中間
過渡領域18がある。
電界効果トランジスタの「ホット・エレクトロン・セー
フコな動作領域に関し分っていることを示す。それは実
線17の下の領域である。ドレーン・ソース電圧Vds
が縦軸に、ゲート・ソース電圧Vgsが横軸にプロット
されている。ドレーン・ソース電圧の可能な最大値は5
.5ボルト即ち5ボルト+10%と仮定しである。この
条件下で、ドレーン・ソース電圧が4.0ボルトに制限
されているときはゲート・ソース電圧がそのしきい値T
より上にあればトランジスタは「ホット・エレクトロン
・セーフ」なことがいずれ分るだろう(領域20)。ま
た一方、ドレーン電圧が5.5ボルトのときはゲート・
ソース電圧がしきい値電圧Tより0.3ポルト低い値を
超えないときにのみ「ホット・エレクトロン・セーフ」
である(領域19)。この2つの位置づけの中間に中間
過渡領域18がある。
(実際には「ホット・エレクトロン・セーフ」であるか
否かの明確な分界線が引ける訳ではない。
否かの明確な分界線が引ける訳ではない。
例えば、ある種の環境下ではドレーン・ソース電圧が4
ボルトで「ホット・エレクトロン・ストレス」が許容し
難い規模に達する前にトランジスタのゲート・ソース電
圧をしきい値電圧Tの0.25ボルト以内にまで増やす
ことも可能のことがある。
ボルトで「ホット・エレクトロン・ストレス」が許容し
難い規模に達する前にトランジスタのゲート・ソース電
圧をしきい値電圧Tの0.25ボルト以内にまで増やす
ことも可能のことがある。
更にライン17の右手の部分の4ボルトのレベルはある
環境下では許容範囲が10%であってもよい。)従って
、第1図のセルのnチャネル・トランジスタは第2図の
ダイアグラムに適合し、導体15と16間の電位差は5
.5ボルトであるときは、これらのトランスタの動作点
は、許容範囲、条件等が上記であれば線17の下か少な
くとも線I7上にあることを確保しなければならない。
環境下では許容範囲が10%であってもよい。)従って
、第1図のセルのnチャネル・トランジスタは第2図の
ダイアグラムに適合し、導体15と16間の電位差は5
.5ボルトであるときは、これらのトランスタの動作点
は、許容範囲、条件等が上記であれば線17の下か少な
くとも線I7上にあることを確保しなければならない。
本発明に沿って、導体13及び14の最大プラス電圧が
適当に制限されトランジスタ3,5のしきい値電圧及び
これらのトランジスタのサイズとトランジスタ10.1
1のサイズとの比が適当に選ばれるならば実際上これら
が実現することをこれから示そう。
適当に制限されトランジスタ3,5のしきい値電圧及び
これらのトランジスタのサイズとトランジスタ10.1
1のサイズとの比が適当に選ばれるならば実際上これら
が実現することをこれから示そう。
まず初めに、第1図のセルの休止している(選ばれてい
ない)状態を考えよう、実例としてセルは、増巾器2,
3の出力6は増巾器4.5の化カフに比較してプラス(
+)の安定状態にあると仮定しよう。休止状態ではライ
ン12はアース電位で従ってトランジスタ10及び11
は切離されていて、交差結合された反転増巾器2,3と
4,5とは導体13.14からは隔離されている。以後
セル内の論理レベルはCMOSの論理レベル即ちVcc
とアースである。nチャネル・トランジスタ3. 5.
to、 ttのしきい値電圧はすべて約1ボルトと仮
定するとトランジスタ10.11及び3は第2図の低V
gs?+M域19で動作し、トランジスタ5は低Vd5
jJ域20で動作する。
ない)状態を考えよう、実例としてセルは、増巾器2,
3の出力6は増巾器4.5の化カフに比較してプラス(
+)の安定状態にあると仮定しよう。休止状態ではライ
ン12はアース電位で従ってトランジスタ10及び11
は切離されていて、交差結合された反転増巾器2,3と
4,5とは導体13.14からは隔離されている。以後
セル内の論理レベルはCMOSの論理レベル即ちVcc
とアースである。nチャネル・トランジスタ3. 5.
to、 ttのしきい値電圧はすべて約1ボルトと仮
定するとトランジスタ10.11及び3は第2図の低V
gs?+M域19で動作し、トランジスタ5は低Vd5
jJ域20で動作する。
次に第1図のセルの読出し操作を考えよう。本発明では
、導体は4ボルトを超えないプラス電位に予め充電され
ており、ライン12の電位はトランジスタ10.11が
切離されているような値を維持している。その後で、ラ
イン12の電位をプラス方向に上昇させトランジスタ1
0.11を導電的にする。
、導体は4ボルトを超えないプラス電位に予め充電され
ており、ライン12の電位はトランジスタ10.11が
切離されているような値を維持している。その後で、ラ
イン12の電位をプラス方向に上昇させトランジスタ1
0.11を導電的にする。
それからライン13.14は実際に+4ボルトに予め充
電されていると仮定し、ライン12の電位を+Vへ向け
て上昇させるので電流がライン14からトランジスタ1
1及び5を通って流れはじめる。これが化カフの電圧を
上昇させる。nチャネル・トランジスタの動作領域は次
のとおりである。トランジスタ5及び10は第2図の低
Vds領域20で動作し、トランジスタ11も導体14
の電圧が4ボルトに制限されているので同様である。ト
ランジスタ3は、化カフの電圧が(T−0,3)ボルト
を超えない(緩和が許されるときは(T−0,25)ボ
ルト)とすれば低Vgs領域19で動作する。本発明に
よればトランジスタ11.5のチャネル・コンダクタン
ス間の比及びトランジスタ3のしきい値電圧Tがこの要
求を満たすように選ばれ、トランジスタ10゜3間のチ
ャネル・コンタクタンス間の比及びトランジスタ5のし
きい値電圧についても、これに対応する選択がなされる
。典形的には導体13.14の最大電圧が4ボルトでト
ランジスタ3,5のしきい値電圧Tが1.0ボルトであ
るならば、トランジスタ5,3のチャネル中はトランジ
スタ10.11のチャネル中のそれぞれ少なくとも2倍
に選ぶことができよう。
電されていると仮定し、ライン12の電位を+Vへ向け
て上昇させるので電流がライン14からトランジスタ1
1及び5を通って流れはじめる。これが化カフの電圧を
上昇させる。nチャネル・トランジスタの動作領域は次
のとおりである。トランジスタ5及び10は第2図の低
Vds領域20で動作し、トランジスタ11も導体14
の電圧が4ボルトに制限されているので同様である。ト
ランジスタ3は、化カフの電圧が(T−0,3)ボルト
を超えない(緩和が許されるときは(T−0,25)ボ
ルト)とすれば低Vgs領域19で動作する。本発明に
よればトランジスタ11.5のチャネル・コンダクタン
ス間の比及びトランジスタ3のしきい値電圧Tがこの要
求を満たすように選ばれ、トランジスタ10゜3間のチ
ャネル・コンタクタンス間の比及びトランジスタ5のし
きい値電圧についても、これに対応する選択がなされる
。典形的には導体13.14の最大電圧が4ボルトでト
ランジスタ3,5のしきい値電圧Tが1.0ボルトであ
るならば、トランジスタ5,3のチャネル中はトランジ
スタ10.11のチャネル中のそれぞれ少なくとも2倍
に選ぶことができよう。
次に第1図のセルの書込み操作を考えよう。本発明では
上述の読出し操作をまず実行する、その後でライン13
及び14はそれぞれ相対的に低及び相対的に高とする(
セルの状態の変化が要求されると仮定して)、またライ
ン12の電位はトランジスタ10と12が導電的なもの
とする。論理的にはトランジスタ10のドレーン・ソー
ス電圧はこの環境下で4ボルトを超えることは可能であ
るが、実際上はこういうことはない、というのは出力6
のRC時間常数はライン13のRC時間常数より十分小
さく、出力6上の電位はトランジスタ2及び10のチャ
ネル・コンダクタンス間の比により定まるライン13上
のそれに従うからである。出力6の電圧が減少している
間に化カフの電圧は増加し、その結果トランジスタ3は
第2図の低VgsTii域19から低Vds領域20へ
移動する。トランジスタ5も同様に低Vds領域から低
Vgs領域へ移動する。領域19.20間のこれらの移
動は急激なものではない。読出し操作のところで説明し
たように、トランジスタ5に対してはそれが導電的なと
き出力6の電圧は(T−0,3)ボルトを超えることが
できず、トランジスタ3に対してはそれが導電的なとき
化カフの電圧は(T−0,3)ボルトを超えることがで
きないように配置しであるのだから上記の移動は第2図
の中間領域18を経由して行くのである。
上述の読出し操作をまず実行する、その後でライン13
及び14はそれぞれ相対的に低及び相対的に高とする(
セルの状態の変化が要求されると仮定して)、またライ
ン12の電位はトランジスタ10と12が導電的なもの
とする。論理的にはトランジスタ10のドレーン・ソー
ス電圧はこの環境下で4ボルトを超えることは可能であ
るが、実際上はこういうことはない、というのは出力6
のRC時間常数はライン13のRC時間常数より十分小
さく、出力6上の電位はトランジスタ2及び10のチャ
ネル・コンダクタンス間の比により定まるライン13上
のそれに従うからである。出力6の電圧が減少している
間に化カフの電圧は増加し、その結果トランジスタ3は
第2図の低VgsTii域19から低Vds領域20へ
移動する。トランジスタ5も同様に低Vds領域から低
Vgs領域へ移動する。領域19.20間のこれらの移
動は急激なものではない。読出し操作のところで説明し
たように、トランジスタ5に対してはそれが導電的なと
き出力6の電圧は(T−0,3)ボルトを超えることが
できず、トランジスタ3に対してはそれが導電的なとき
化カフの電圧は(T−0,3)ボルトを超えることがで
きないように配置しであるのだから上記の移動は第2図
の中間領域18を経由して行くのである。
第1図及び第2図にみられるように複数のセルが行と列
に配列されてセルのマトリックスを形成することもでき
、個々のセル又はそのグループは随意に選択されて、適
当なアドレス信号及び制御信号を受ければそれに応じて
読出しまたは書込みをすることができる。第3図は1行
m列の配列を示す。各行はそれぞれ単一のセル・アクセ
ス信号供給導体 12.1 −−−、12.m をもち、各列はそれぞれ単一な情報信号導体対13.1
,14.1 i −−−; 13.m、 14.mをも
つ。セル・アクセス信号供給導体はアドレス復号器21
のそれぞれの出力 AI、 −−−、An に、それぞれの(電子)スイッチ 22.1+ −−−−22,n 経由でつながれている。各セル 1.11+ −−−、1,m n の電源供給導体15及び16は電源23の適当な出力か
ら5ボルトを給されている。情報信号導体13.14の
各対の導体はそれぞれ二重切替スイッチ24.1 −−
− 24.m の対応する入力に接続される。このスイッチの片方のポ
ジションでは、導体は電源23の4ボルト出力につなが
れており、もう一方のポジションではそれぞれ二重スイ
ッチ 25.1.−−−、25.m を経由して大力バッファ26のそれぞれの差分出力及び
出力バッファ27のそれぞれの差分入力につながれてい
る。バッファ26及び27は電源23からそれぞれ4ボ
ルト及び5ボルトを与えられている。制御器28は出力
C,D、E及びFをもち、それらはスイッチ24の制御
入力、スイッチ22の制御入力、バッファ26の出力可
能化入力及びバッファ27の出力可能化入力にそれぞれ
接続している。
に配列されてセルのマトリックスを形成することもでき
、個々のセル又はそのグループは随意に選択されて、適
当なアドレス信号及び制御信号を受ければそれに応じて
読出しまたは書込みをすることができる。第3図は1行
m列の配列を示す。各行はそれぞれ単一のセル・アクセ
ス信号供給導体 12.1 −−−、12.m をもち、各列はそれぞれ単一な情報信号導体対13.1
,14.1 i −−−; 13.m、 14.mをも
つ。セル・アクセス信号供給導体はアドレス復号器21
のそれぞれの出力 AI、 −−−、An に、それぞれの(電子)スイッチ 22.1+ −−−−22,n 経由でつながれている。各セル 1.11+ −−−、1,m n の電源供給導体15及び16は電源23の適当な出力か
ら5ボルトを給されている。情報信号導体13.14の
各対の導体はそれぞれ二重切替スイッチ24.1 −−
− 24.m の対応する入力に接続される。このスイッチの片方のポ
ジションでは、導体は電源23の4ボルト出力につなが
れており、もう一方のポジションではそれぞれ二重スイ
ッチ 25.1.−−−、25.m を経由して大力バッファ26のそれぞれの差分出力及び
出力バッファ27のそれぞれの差分入力につながれてい
る。バッファ26及び27は電源23からそれぞれ4ボ
ルト及び5ボルトを与えられている。制御器28は出力
C,D、E及びFをもち、それらはスイッチ24の制御
入力、スイッチ22の制御入力、バッファ26の出力可
能化入力及びバッファ27の出力可能化入力にそれぞれ
接続している。
休止状態ではスイッチは図示のポジションにある。セル
・アクセス動作が要求されると適当なアドレスが復号器
21の入力29に供給され、それに応じて復号器はその
出力Alt −−−+ Anのうちの選ばれた1つと出
力Bl、 −−−、Bnのうちの選ばれた1つとの上に
+5ボルトを生起し、この後者が対応する二重スイッチ
25を閉じる。残りのA及びBの出力はOボルトのまま
である。要求された動作が読出し操作ならば制御器28
の読出し制御入力30にも信号が与えられる。これに応
じて制御器28はまずその出力Cにパルスを生起し、ス
イッチ24を切替える、そのすぐ後でこのパルスがまだ
存在する間に併発パルスを出力り及び已に生起しスイッ
チ22を閉じると共に出力バッファ27を可能化する。
・アクセス動作が要求されると適当なアドレスが復号器
21の入力29に供給され、それに応じて復号器はその
出力Alt −−−+ Anのうちの選ばれた1つと出
力Bl、 −−−、Bnのうちの選ばれた1つとの上に
+5ボルトを生起し、この後者が対応する二重スイッチ
25を閉じる。残りのA及びBの出力はOボルトのまま
である。要求された動作が読出し操作ならば制御器28
の読出し制御入力30にも信号が与えられる。これに応
じて制御器28はまずその出力Cにパルスを生起し、ス
イッチ24を切替える、そのすぐ後でこのパルスがまだ
存在する間に併発パルスを出力り及び已に生起しスイッ
チ22を閉じると共に出力バッファ27を可能化する。
これに対して要求された動作が書込み操作ならば制御器
28の書込み制御人力31に信号が与えられる。
28の書込み制御人力31に信号が与えられる。
これに応じて制御器28はまずその出力Cにパルスを生
起しスイッチ24を切替える。そのすぐ後でC上のパル
スがまだ存在している間に28は出力り上にパルスを生
起しスイッチ22を閉じる。そのまたすぐ後で出力C及
びD上にパルスがまた存在する間に28は出力E上にパ
ルスを生起し大力バッファ26の出力を可能化する。電
源は入力バッファ26に4ボルトのレベルで与えられる
のだからこのバッファが情報信号導体13.14に与え
る電圧はこのレベルを超えることができないことに注意
されたい。
起しスイッチ24を切替える。そのすぐ後でC上のパル
スがまだ存在している間に28は出力り上にパルスを生
起しスイッチ22を閉じる。そのまたすぐ後で出力C及
びD上にパルスがまた存在する間に28は出力E上にパ
ルスを生起し大力バッファ26の出力を可能化する。電
源は入力バッファ26に4ボルトのレベルで与えられる
のだからこのバッファが情報信号導体13.14に与え
る電圧はこのレベルを超えることができないことに注意
されたい。
情報信号導体13.14に与えられる最大プラス電圧に
対して選ばれる制限がメモリ・セルに使われるnチャネ
ル・トランジスタの特性に依存し、この制限が今度はセ
ルCMOS増巾器に含まれるnチャネル・トランジスタ
3及び5のしきい値電圧と共に、このトランジスタ3,
5のサイズが関連するトランジスタ10.11のサイズ
に対する最小比を決定することは明白である。
対して選ばれる制限がメモリ・セルに使われるnチャネ
ル・トランジスタの特性に依存し、この制限が今度はセ
ルCMOS増巾器に含まれるnチャネル・トランジスタ
3及び5のしきい値電圧と共に、このトランジスタ3,
5のサイズが関連するトランジスタ10.11のサイズ
に対する最小比を決定することは明白である。
本発明のこの開示に関しては当業者にとって容易に到達
できるさまざまな変形がある。
できるさまざまな変形がある。
第1図はスタティック・ランダム・アクセス・メモリ・
セルの概略回路図である。 第2図はnチャネル絶縁ゲート電界効果トランジスタ構
造の特定の構築に対して「ホット・エレクトロン・セー
フ」動作領域を示すグイグツラムである。 第3図は第1図に示すセルを含むスタティック・ランダ
ム・アクセス・メモリ装置の概略回路図である。 1・・・スタティック・ランダム・アクセス・メモリ・
セル 2.4・・・pチャネル・トランジスタ3.5・・・n
チャネル・トランジスタ8.9・・・ダイオード 10、11・・・nチャネル・トランジスタ15、16
・・・電源導体 (訂正) 明 細 書 1、発明の名称 スタティック・ランダム・アク
セルの概略回路図である。 第2図はnチャネル絶縁ゲート電界効果トランジスタ構
造の特定の構築に対して「ホット・エレクトロン・セー
フ」動作領域を示すグイグツラムである。 第3図は第1図に示すセルを含むスタティック・ランダ
ム・アクセス・メモリ装置の概略回路図である。 1・・・スタティック・ランダム・アクセス・メモリ・
セル 2.4・・・pチャネル・トランジスタ3.5・・・n
チャネル・トランジスタ8.9・・・ダイオード 10、11・・・nチャネル・トランジスタ15、16
・・・電源導体 (訂正) 明 細 書 1、発明の名称 スタティック・ランダム・アク
Claims (1)
- 【特許請求の範囲】 1、スタティック・ランダム・アクセス・メモリ・セル
の情報内容の検索方法で、 該セルは、第1増巾構造の出力における電 位が第2増巾構造の出力における電位に比較ししてプラ
ス(+)であるような第1安定状態とその逆の形の第2
安定状態とを動作中有している装置を形成すべく交差結
合している第1及び第2CMOS反転増巾構造をもち、
また、その各々のゲート電極がセル・アクセス信号供給
導体に接続しそのチャネルは第1及び第2増巾構造の各
々を第1及び第2情報信号導体に接続する第1及び第2
追加nチャネル絶縁ゲート電界効果トランジスタ構造を
もち、上記CMOS構造の各々は相互間に電位差のある
電源導体の中間に接続されており、 上記方法において、セル・アクセス信号供 給導体上に追加nチャネル構造を非導電的に維持する電
位が現存する間に情報信号導体は一定の電位に充電され
、然る後そのセル・アクセス信号供給導体上の電位はプ
ラス(+)方向に変化して追加nチャネル構造を導電状
態に切替え、それによって上記第1及び第2安定状態の
どちらが目下現存するかを表す電位を情報信号導体に印
加してなる検索方法であって、 上記の電位差は、もしそれが、関連するト ランジスタ構造が導電的な間に、上記導電的追加nチャ
ネル・トランジスタ構造かどちらかの増巾構造の導電的
nチャネル・トランジスタ構造かのチャネルを直接横切
って与えられるならば、その結果として、 関連するトランジスタ構造内に多大のホッ ト・エレクトロン・ストレスをもたらし、また上記一定
の電位及び増巾nチャネル構造のしきい値電圧並びに増
巾nチャネル構造のチャネル・コンダクタンスの追加n
チャネル構造のチャネル・コンダクタンスに対する比が
、上記各nチャネル構造に対して多大のホット・エレク
トロン・ストレスを関連構造内に起すドレーン・ソース
電圧とゲート・ソース電圧の組合せは生じないように選
ばれることをもたらすのに十分であることを特徴とする
スタティック・ランダム・アクセス・メモリ検索方法。 2、上記電位差が約5ボルトであり、上記一定の電位が
供給導体のうちよりマイナス(−)の方に比較して約+
4ボルト以上であり、かつ Tを関連するnチャネル構造のしきい値電 圧とするとき、構造が非導電の二重安定状態が存在し、
セル・アクセス信号供給導体上の電位にプラス(+)方
向の変化が起きる場合において、増巾nチャネル構造の
しきい値電圧及び増巾nチャネル構造のチャネル・コン
ダクタンスの追加nチャネル構造のチャネル・コンダク
タンスに対する比が、どの増巾nチャネル構造のゲート
・ソース電圧も(T−0.25)ボルトを超えないよう
になしたことを特徴とする請求項1に記載のスタティッ
ク・ランダム・アクセス・メモリ検索方法。 3、上記のしきい値及び比が、指定された環境下では、
どの増巾nチャネル構造のゲート・ソース電圧も(T−
0.3)ボルトを超えないようになしたことを特徴とす
る請求項2に記載のスタティック・ランダム・アクセス
・メモリ検索方法。 4、スタティック・ランダム・アクセス・メモリ・セル
の中への情報書込み方法で、 該セルは、第1増巾構造の出力における電 位が第2増巾構造の出力における電位に比較ししてプラ
ス(+)であるような第1安定状態とその逆の形の第2
安定状態とを動作中有している装置を形成すべく交差結
合している第1及び第2CMOS反転増巾構造をもち、
また、その各々のゲート電極がセル・アクセス信号供給
導体に接続しそのチャネルは第1及び第2増巾構造の各
々を第1及び第2情報信号導体に接続する第1及び第2
追加nチャネル絶縁ゲート電界効果トランジスタ構造を
もち、上記CMOS構造の各々は相互間に電位差のある
電源導体の中間に接続されており、 上記方法において、セル・アクセス信号供 給導体上に追加nチャネル構造を非導電的に維持する電
位が現存する間に情報信号導体は一定の電位に充電され
、然る後一方が他方よりプラス(+)であるそれぞれの
電位が情報信号導体に印加され、そのセル・アクセス供
給導体上の電位はプラス(+)方向に変化して追加のn
チャネル構造を導電状態に切替え、以てその後に現れる
安定状態はどちらの情報信号導体がより多くプラス(+
)電位を運ぶかを表わしてなる書込み方法であって、 上記の電位差は、もしそれが、関連するト ランジスタ構造が導電的な間に、上記導電的追加nチャ
ネル・トランジスタ構造かどちらかの増巾構造の導電的
nチャネル・トランジスタ構造かのチャネルを直接横切
って与えられるならば、その結果として、 関連するトランジスタ構造内に多大のホッ ト・エレクトロン・ストレスをもたらし、セル・アクセ
ス供給導体上の電位のプラス(+)方向への変化が情報
信号導体上へのそれぞれの電位の印加に先立って行われ
ることをもたらし、また上記一定の電位と上記それぞれ
の電位のうちよりプラス(+)の方及び増巾nチャネル
構造のしきい値電圧並びに増巾nチャネル構造のチャネ
ル・コンダクタンスの追加nチャネル構造のチャネル・
コンダクタンスに対する比が、上記各nチャネル構造に
対して多大のホット・エレクトロン・ストレスを関連構
造内に起すドレーン・ソース電圧とゲート・ソース電圧
の組合せは生じないように選ばれることをもたらすのに
十分であることを特徴とするスタティック・ランダム・
アクセス・メモリ書込み方法。 5、上記電位差が約5ボルトであり、上記一定の電位お
よび上記それぞれの電位のうちよりプラス(+)のもの
が供給導体のうちよりマイナス(−)の方に比較して約
+4ボルト以上であり、かつ Tを関連するnチャネル構造のしきい値電 圧とするとき、構造が非導電の二重安定状態が存在し、
セル・アクセス信号供給導体上の電位にプラス(+)方
向の変化が起きる場合において、増巾nチャネル構造の
しきい値電圧及び増巾nチャネル構造のチャネル・コン
ダクタンスの追加nチャネル構造のチャネル・コンダク
タンスに対する比が、どの増巾nチャネル構造のゲート
・ソース電圧も(T−0.25)ボルトを超えないよう
になしたことを特徴とする請求項4に記載のスタティッ
ク・ランダム・アクセス・メモリ書込み方法。 6、上記のしきい値及び比が、指定された環境下では、
どの増巾nチャネル構造のゲート・ソース電圧も(T−
0.3)ボルトを超えないようになしたことを特徴とす
る請求項5に記載のスタティック・ランダム・アクセス
・メモリ書込み方法。 7、複数のスタティック・ランダム・アクセス・メモリ
・セルを行と列とに配置してもつスタティック・ランダ
ム・アクセス・メモリ装置で、 該セルの各々は、第1増巾構造の出力にお ける電位が第2増巾構造の出力における電位に比較しし
てプラス(+)であるような第1安定状態とその逆の形
の第2安定状態とを動作中有している装置を形成すべく
交差結合している第1及び第2CMOS反転増巾構造を
もち、また、その各々のゲート電極が関連する行に対す
るセル・アクセス信号供給導体に接続しそのチャネルは
第1及び第2増巾構造の各々を関連する列に対する第1
及び第2情報信号導体に接続する第1及び第2追加nチ
ャネル絶縁ゲート電界効果トランジスタ構造をもち、上
記CMOS構造の各々は電源導体間の電位差を維持する
ため電源供給手段の出力に接続されている電源導体の中
間に接続されており、セル・アクセス信号供給導体上に
種々のセ ルの追加nチャネル・トランジスタを非導電的に維持す
るような電位を印加している間に情報信号導体を一定の
電位に充電し、選ばれたセル・アクセス信号供給導体上
の電位をプラス(+)方向に変化させて対応する行のセ
ルの追加nチャネル構造を導電状態に切替え、それによ
って第1及び第2安定状態のどちらが目下対応する列の
各セルに現存するかを表す電位を情報信号導体に印加す
る手段をもってなるスタティック・ランダム・アクセス
・メモリ装置であって、 上記の電位差は、もしそれが、関連するト ランジスタ構造が導電的な間に、関連するセルの上記導
電的追加nチャネル・トランジスタ構造か関連するセル
のどちらかの増巾構造の導電的nチャネル・トランジス
タ構造かのチャネルを直接横切って与えられるならば、
その結果として、 関連するトランジスタ構造内に多大のホッ ト・エレクトロン・ストレスをもたらし、また上記一定
の電位及び各セルの増巾nチャネル構造のしきい値電圧
並びに各セルの増巾nチャネル構造のチャネル・コンダ
クタンスと対応するセルの追加nチャネル構造のチャネ
ル・コンダクタンスとの比が、上記各nチャネル構造に
対して多大のホット・エレクトロン・ストレスを関連構
造内に起すドレーン・ソース電圧とゲート・ソース電圧
の組合せは生じないようにすることをもたらすのに十分
であることを特徴とするスタティック・ランダム・アク
セス・メモリ装置。 8、上記電位差が約5ボルトであり、上記一定の電位が
供給導体のうちよりマイナス(−)の方に比較して約+
4ボルト以上であり、かつ Tを関連するnチャネル構造のしきい値電 圧とするとき、構造が非導電の二重安定状態が関連する
セル中に存在し、関連するセル・アクセス信号供給導体
上の電位にプラス(+)方向の変化が起きる場合におい
て、各セルの増巾nチャネル構造のしきい値電圧及び各
セルの増巾nチャネル構造のチャネル・コンダクタンス
と対応するセルの追加nチャネル構造のチャネル・コン
ダクタンスとの比が、どのセルの増巾nチャネル構造の
ゲート・ソース電圧も動作中(T−0.25)ボルトを
超えないようになしたことを特徴とする請求項7に記載
のスタティック・ランダム・アクセス・メモリ装置。 9、上記のしきい値及び各セルに関するチャネル・コン
ダクタンス比が、指定された環境下では、どの対応する
セルの増巾nチャネル構造のゲート・ソース電圧も(T
−0.3)ボルトを超えないようになしたことを特徴と
する請求項8に記載のスタティック・ランダム・アクセ
ス・メモリ装置。 10、複数のスタティック・ランダム・アクセス・メモ
リ・セルを行と列とに配置してもつスタティック・ラン
ダム・アクセス・メモリ装置で、 該セルの各々は、第1増巾構造の出力にお ける電位が第2増巾構造の出力における電位に比較しし
てプラス(+)であるような第1安定状態とその逆の形
の第2安定状態とを動作中有している装置を形成すべく
交差結合している第1及び第2CMOS反転増巾構造を
もち、また、その各々のゲート電極が関連する行に対す
るセル・アクセス信号供給導体に接続しそのチャネルは
第1及び第2増巾構造の各々を関連する列に対する第1
及び第2情報信号導体に接続する第1及び第2追加nチ
ャネル絶縁ゲート電界効果トランジスタ構造をもち、上
記CMOS構造の各々は電源導体間の電位差を維持する
ため電源供給手段の出力に接続されている電源導体の中
間に接続されており、与えられた列の情報信号導体上に
一方が他 方よりもプラス(+)であるそれぞれの電位を印加し、
また選ばれた行のセル・アクセス導体上の電位をプラス
(+)方向に変化させて対応する行のセルの追加nチャ
ネル構造を導電状態に切替え選ばれた行と与えられた列
に位置するセル中にその後に現れる安定状態が与えられ
た列のどの情報信号導体がより多くプラス(+)電位を
選ぶかを表す手段をもってなるスタティック・ランダム
・アクセス・メモリ装置であって、 上記の電位差は、もしそれが、関連するト ランジスタ構造が導電的な間に、関連するセルの上記導
電的追加nチャネル・トランジスタ構造か関連するセル
のどちらかの増巾構造の導電的nチャネル・トランジス
タ構造かのチャネルを直接横切って与えられるならば、
その結果として、 関連するトランジスタ構造内に多大のホッ ト・エレクトロン・ストレスをもたらし、セル・アクセ
ス導体上の電位のプラス(+)方向への変化を情報信号
導体上への上記のそれぞれの電位の印加に先立って行う
ために設けた上記の手段をもたらし、また上記一定の電
位と上記それぞれの電位のうちよりプラス (+)の方及び各セルの増巾nチャネル構造のしきい値
電圧並びに各セルの増巾nチャネル構造のチャネル・コ
ンダクタンスと対応するセルの追加nチャネル構造のチ
ャネル・コンダクタンスとの比が、上記各nチャネル構
造に対して多大のホット・エレクトロン・ストレスを関
連構造内に起すドレーン・ソース電圧とゲート・ソース
電圧の組合せは動作中には生じないようにすることをも
たらすのに十分であることを特徴とするスタティック・
ランダム・アクセス・メモリ装置。 11、上記電位差が約5ボルトであり、上記一定の電位
が供給導体のうちよりマイナス(−)の方に比較して約
+4ボルト以上であり、かつ Tを関連するnチャネル構造のしきい値電 圧とするとき、構造が非導電の二重安定状態が関連する
セル中に存在し、関連するセル・アクセス信号供給導体
上の電位にプラス(+)方向の変化が起きる場合におい
て、各セルの増巾nチャネル構造のしきい値電圧及び各
セルの増巾nチャネル構造のチャネル・コンダクタンス
と対応するセルの追加nチャネル構造のチャネル・コン
ダクタンスとの比が、どのセルの増巾nチャネル構造の
ゲート・ソース電圧も動作中(T−0.25)ボルトを
超えないようになしたことを特徴とする請求項10に記
載のスタティック・ランダム・アクセス・メモリ装置。 12、上記のしきい値及び各セルに関するチャネル・コ
ンダクタンス比が、指定された環境下では、どの対応す
るセルの増巾nチャネル構造のゲート・ソース電圧も(
T−0.3)ボルトを超えないようになしたことを特徴
とする請求項11に記載のスタティック・ランダム・ア
クセス・メモリ装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB8727249A GB2212681A (en) | 1987-11-20 | 1987-11-20 | Accessing memory cells |
GB8727249 | 1987-11-20 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH023170A true JPH023170A (ja) | 1990-01-08 |
Family
ID=10627310
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63292530A Pending JPH023170A (ja) | 1987-11-20 | 1988-11-21 | スタティック・ランダム・アクセス・メモリ装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US5038326A (ja) |
EP (1) | EP0317012B1 (ja) |
JP (1) | JPH023170A (ja) |
KR (1) | KR970006193B1 (ja) |
DE (1) | DE3850048T2 (ja) |
GB (1) | GB2212681A (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0400184A1 (de) * | 1989-05-31 | 1990-12-05 | Siemens Aktiengesellschaft | Integrierter Halbleiter-speicher vom Typ DRAM und Verfahren zu seinem Betrieb |
US5311471A (en) * | 1989-11-27 | 1994-05-10 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
JP2534786B2 (ja) * | 1989-11-27 | 1996-09-18 | 株式会社東芝 | 半導体集積回路 |
NL8903033A (nl) * | 1989-12-11 | 1991-07-01 | Philips Nv | Alfa-straling ongevoelige 6 transistor cmos geheugencel. |
DE4210277C5 (de) * | 1992-03-28 | 2009-02-26 | Henkel Ag & Co. Kgaa | Kleb- und Dichtstoff und dessen Verwendung |
AU1525300A (en) * | 1999-05-28 | 2000-12-18 | Lockheed Martin Corporation | Method and apparatus for hardening a static random access memory cell from single event upsets |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0004444A1 (en) * | 1978-03-20 | 1979-10-03 | Fujitsu Limited | A clocked static memory |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4451907A (en) * | 1981-10-26 | 1984-05-29 | Motorola, Inc. | Pull-up circuit for a memory |
US4623989A (en) * | 1983-08-31 | 1986-11-18 | Texas Instruments Incorporated | Memory with p-channel cell access transistors |
JPS61253695A (ja) * | 1985-05-07 | 1986-11-11 | Hitachi Ltd | 半導体記憶装置 |
JPS639095A (ja) * | 1986-06-30 | 1988-01-14 | Toshiba Corp | スタテイツク型半導体メモリ |
US4760557A (en) * | 1986-09-05 | 1988-07-26 | General Electric Company | Radiation hard memory cell circuit with high inverter impedance ratio |
-
1987
- 1987-11-20 GB GB8727249A patent/GB2212681A/en not_active Withdrawn
-
1988
- 1988-11-15 DE DE3850048T patent/DE3850048T2/de not_active Expired - Fee Related
- 1988-11-15 EP EP88202540A patent/EP0317012B1/en not_active Expired - Lifetime
- 1988-11-19 KR KR1019880015243A patent/KR970006193B1/ko active IP Right Grant
- 1988-11-21 JP JP63292530A patent/JPH023170A/ja active Pending
-
1990
- 1990-11-19 US US07/617,306 patent/US5038326A/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0004444A1 (en) * | 1978-03-20 | 1979-10-03 | Fujitsu Limited | A clocked static memory |
Also Published As
Publication number | Publication date |
---|---|
EP0317012B1 (en) | 1994-06-08 |
EP0317012A3 (en) | 1990-11-07 |
DE3850048D1 (de) | 1994-07-14 |
DE3850048T2 (de) | 1995-02-16 |
EP0317012A2 (en) | 1989-05-24 |
GB8727249D0 (en) | 1987-12-23 |
US5038326A (en) | 1991-08-06 |
KR890008838A (ko) | 1989-07-12 |
GB2212681A (en) | 1989-07-26 |
KR970006193B1 (ko) | 1997-04-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8144526B2 (en) | Method to improve the write speed for memory products | |
US5774411A (en) | Methods to enhance SOI SRAM cell stability | |
KR930000854B1 (ko) | 반도체메모리셀 및 반도체메모리 | |
US5164621A (en) | Delay device including generator compensating for power supply fluctuations | |
US5226014A (en) | Low power pseudo-static ROM | |
US20030227041A1 (en) | Semiconductor memories | |
US6456549B1 (en) | Sense amplifier circuit and semiconductor storage device | |
US20100054016A1 (en) | Semiconductor memory device having floating body type NMOS transistor | |
JPS62164300A (ja) | 電気的に消去可能なプログラム可能な半導体メモリ・セル | |
US4498154A (en) | Monolithically integrated semiconductor memory | |
US5148399A (en) | Sense amplifier circuitry selectively separable from bit lines for dynamic random access memory | |
US4653029A (en) | MOS amplifier and semiconductor memory using the same | |
US7218549B2 (en) | Memory cell with stability switch for stable read operation and improved write operation | |
US4433393A (en) | Semiconductor memory device | |
US10236052B2 (en) | Current sense amplifiers, memory devices and methods | |
JPH023170A (ja) | スタティック・ランダム・アクセス・メモリ装置 | |
US6314041B1 (en) | Memory with a reduced leakage current | |
US5418748A (en) | Bit line load circuit for semiconductor static RAM | |
JP2937719B2 (ja) | 半導体記憶装置 | |
US6181623B1 (en) | Semiconductor MOS/BIPOLAR composite transistor and semiconductor memory device using the same | |
KR950008672B1 (ko) | 입/출력 라인사이에서 전위차를 억제하기 위한 클램핑 회로를 구비한 반도체 메모리 장치 | |
JPS61267992A (ja) | ランダムアクセスメモリ | |
KR950002293B1 (ko) | 다이나믹형 반도체기억장치 | |
JPH0461438B2 (ja) | ||
KR0171045B1 (ko) | 고속 부트 스트랩 회로 |