JPH02311729A - 薄膜型圧力センサ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は薄膜型圧力センサに関する。更に詳説すれば、
薄膜型半導体歪ゲージを採用した圧力センサにおけるブ
リッジ回路を構成する配線、電極及び信号用ケーブルの
取り出し構成に関する。

（従来の技術） 以下薄膜型半導体歪ゲージ（以下単に歪ゲージという）
を用いた従来例の圧力センサについて、第６図、第７図
、第８図、第９図を参照して説明する。

ケース２に設けた空洞Ｃの流体導入口４に近接して断面
はぼコ字状のダイアフラム６（以下単にエレメント６と
いう）を収納する。エレメント６は外周に環状突起部７
を具え、流体導入口４方向へ開口する。流体導入口４と
反対側のエレメント６の上面に４本の薄膜抵抗素子群８
を配設する。

前記薄膜抵抗素子群８に対面近接して電極基板１０を配
設する。電極基板１０には後述する金線ポンディングパ
ッド２６、リード線接続用パッド２８が厚膜印刷焼成に
より形成されている。電極基板１０には６個の貫通孔り
が穿設されており、エレメント６上に配設した薄膜抵抗
素子群８ａ〜８ｄとそれぞれ接続した金線ｇｌ　、ｇ２
　＊１３　＊ｇａ　　、ｇ５　　、ｇ６がこの孔りより
引き出されて、金線ポンディングパッド２６にポンディ
ングされる（第７図、第８図、第９図）、又電極基板１
０には前記金線バット群２６にリード線のはんだ付け用
パッド群２８がそれぞれ連設形成されてなりこれらのパ
ッド群２８にそれぞれリード線Ｌｌ　　。

Ｌ２　　、Ｌ３　　、Ｌｓがはんだ付け等により接続さ
れる。

前述の部材は、第８図に図示のように、いわゆるブリッ
ジ回路を構成することは公知である。これらのリード線
群りは計測装置（図示せず）へ導かれる。

又近来圧力センサの小型化に伴い電極基板１０には零点
補正のための抵抗１４が配設される。尚電極基板１０は
エレメント６の外周に嵌挿したりング１１によりその一
方が支持されると共に他側面は保護キャップ１８におお
われている。

次にエレメント６のケース２への装Ｍ状Ｍ、について説
明する。

エレメント６の外周環状突起部７とケース２とで形成す
る空隙に０リング１６を介装する。

ケース２の空洞Ｃの一部電極基板１０の側にナツト２０
及びワッシャ２２を設け、ナラ）２０を操作して、ケー
ス空洞Ｃの内側面に嵌合した環状カラ２４を介して、エ
レメント６の環状突起部７を流体導入口４方向へ押圧し
、エレメント環状突起部７を介してＯリング１６を押圧
して、ケース２の空洞Ｃの気密性を保持する。

（発明の解決しようとする課題） 以上説明した従来例の圧力センサの電極基板構成におい
ては、近来の圧力センサの小型化に伴い、リード線には
んだ付けを施すための部分が狭くなり、はんだ付け作業
上の自由度が得られず、作業中に金線ｇを切断したり、
はんだブリッジの不具合が起きる等の問題点があり、従
って作業能率の向上を阻害していた。更に近来圧力セン
サの小型化と高性能化の要求に答えるため、補償抵抗を
ブリッジ回路に挿入せねばならず、益々スペースの不足
や配線の困難性の問題が惹起されるに至っている。

（課題を解決するための手段） 本発明は前記の問題点を解決することを目的とするもの
で、そのための手段として以下のべる構成を提供する。

すなわち、電極パターンを設けた２枚の電極基板を採用
したもので、そのうち第１の電極基板をエレメントに形
成した薄膜抵抗素子に近接して設け、第２電極基板を前
記第１電極基板と並列に適宜なスペースをおいて配設し
てなり、前記電極基板の接続とリード線のはんだ付け用
パッドとを兼用する複数本のピンを前記電極基板間に架
設したことを特徴とする薄膜型圧力センサである。

（作　用） 本発明によれば、第１、第２電極基板は材料としてアル
ミナ板等を使用し、厚膜技術等により電極を印刷焼成し
て形成するので量産性に適している。さらに、適宜な間
隔をおいて並列に配設した第１、第２電極基板には、導
体である複数本のピンが架設されており、圧力センサの
小型化と高性能化のために零点補正抵抗や出力及び零点
補償抵抗をブリッジ回路に接続するのに充分のスペース
をとることができる。

すなわち、第１、第２電極基板を適宜なスペースをおい
て並列に設けであるから、第１電極基板には金線ポンデ
ィング、第２電極基板にはリード線のはんだ付け作業と
いうように各作業を分けて実施できる。又第１電極基板
には、零点補正抵抗と出力温度補償抵抗を、第２電極基
板には零点補正の微調整用抵抗と零点の温度補償抵抗と
をそれぞれ容易に形成できるから、前述のようにそれぞ
れの作業を区分して効率よ〈実施することができる。

この応用として、零点補正抵抗及び出力や零点の補償抵
抗を厚膜印刷技術を用いて形成することも可能である。

また厚膜技術を使用しないでプリント基板で第１．第２
基板を構成できる。

更に前記第１、第２電極基板を貫通接続している複数本
のピンにはリード線のはんだ付けが可能で、前記ピンは
リード線のはんだ付けのパッドの役割も兼ねている。

（実施例） 以下添付図面を参照して本発明に係る薄膜型圧力センサ
の一実施例を説明する。既に従来例の説明において、第
６図乃至第９図に示す符号が本実施例の符号と同一のも
のは、同一の部材を示すものであるから、必要のない場
合にはそれらの説明を省略する０本発明に係る実施例の
概要を以下のべる。

先ず第１図において、ダイアフラム６（以下単にエレメ
ント６という）の−側に薄膜抵抗素子群８を形成する。

薄膜抵抗素子群８に近接して第１電極基板３０とこれに
ほぼ平行に第２電極基板３２を配設する。

第１電極基板３０には、第２図に図示のように、複数の
貫通孔りを穿設すると共に電極パターンを印刷焼成する
。これらの貫通孔りを貫通した複数の金線ｇ１．ｇ２．
ｇ３．ｇ４．ｇｓ、ｇ６が、電極パターン一端部３４と
エレメント６に形成した薄膜抵抗素子群８ａ〜８ｄとを
それぞれ連結する。電極パターンの他端部に複数のピン
接続部３６を設ける。符号３８は電極パターンを配設し
た零点補正抵抗、４０は出力補償抵抗である。

第３図は、第２電極基板３２の平面図である。

複数のピン孔部４２を第２電極基板３２の外周に等間隔
に穿設すると共に前記ピン孔４２のほぼ中心に別のピン
接続孔４４を穿設する。符号４６はほぼ中央に配設した
零点補償抵抗（零点補正抵抗）である。

以上の構成の第１電極基板３０と第２電極基板３２を組
立てる場合には、第１電極基板３０のピン接続部３６に
ピンＰの端部をはんだ付けし、更にこれらのピンＰＩ−
Ｐ６を第２電極基板３２に設けたピン孔４２に挿入して
、これらピンを第２電極基板３２にはんだ付けして、ピ
ンｐ、＃Ｐ６を平行に第１電極基板３０と第２電極基板
３２との間に架設する。尚又第２電極基板３２の中央ピ
ン孔４４には別のピンＰ７をはんだ付けにより立設する
。

前記ピンＰｉ、Ｐ２、Ｐ３．Ｐａ、Ｐｓ、Ｐ６．Ｐ７は
それぞれリード線Ｌ’ｌ〜Ｌ４にはんだ付けにより接続
される。従ってこれらのピンは、第１．第２電極基板３
０．３２の連結と共にリード線のはんだ付けパッドの役
割もしている。

出力補償抵抗４０、零点補正抵抗３８、零点補償抵抗（
零点補正抵抗）４６は第５図に図示のようにそれぞれ配
設されている。

更に主要部分について以下詳説する。

エレメント６には、第５図の左側の様に配線された４本
の薄膜抵抗素子よりなる歪ゲージ８ａ。

８ｂ、８ｃ、８ｄが形成されている。これらの歪ゲージ
の抵抗値をあらかじめ測定して零点補正抵抗値と出力の
温度補償の抵抗値を求め、これらの抵抗３８．４０を第
１電極基板３０にリフローまたははんだ付け等で配置す
る。第１電極基板３０の複数のピン接続部３６にはあら
かじめピンＰ１〜Ｐ６をかしめ及びはんだ付けで植設し
ておく、スペーサー用リング１１により第１電極基板３
０をエレメント６に接着し、金＊ｇｘ−ｇ６のポンディ
ングによって歪ゲージ−８ａ、８ｂ。

８ｃ、８ｄと第１電極基板３０とを結線する。第２電極
基板３２を第１電極基板３０に重ねて、予め第１電極基
板３０に植設したピンＰ１〜Ｐ６を第２電極基板３２の
ピン孔４２に挿入し、これらのピン群をはんだ付けする
。又第２電極基板３２にはあらかじめリフローまたはは
んだ付けにより零点補償抵抗及び零点補正抵抗３８が設
置されている。

第５図は配線の展開図で、エレメント部、第１電極基板
部、第２電極基板部に区分されている。

出力補償抵抗４０はブリッジのインピーダンス、エレメ
ント６のヤング率の温度特性及び歪ゲージ８の出力の温
度特性により一定であるため、入れ換えの必要がなく第
１電極基板３０に配置しである。零点補償抵抗（零点補
正抵抗）４６は歪ゲージ８の単体の抵抗温度係数のバラ
ツキや零点補正抵抗３８の挿入方向によって入れ換えの
必要があるため、第２電極基板に配置しである。

本発明は、上記の様な構造よりなるものであり、リード
線群りを２段目の第２電極基板３２に突設したピンＰの
端部にはんだ付けするので、金線ｇのポンディング部分
である第１電極基板３０の電極パターン端部３４と分れ
ているため、金線ｇを第２電極基板３２でカバーし、作
業中金線を切る等不具合がなくなる。またリード線りを
ピンＰにはんだ付けするためのスペースが充分にあり作
業性が良く、はんだブリッジも少なくなり量産性の確保
に貢献する。

又、第１、第２電極基板３０．３２にはアルミナ基板を
用い、電極パターンは導体ペーストを印刷焼成により形
成してあり、耐熱性があると共にチップ抵抗やメルフ抵
抗をリフロー炉を用いて設置することができる。

さらに、従来零点補正抵抗３８、零点補償抵抗（零点補
正抵抗）４６は薄膜抵抗素子部８より１０〜２０ｍｍ（
またはアンプ側に内蔵された場合には数１０ｍｍ）＠れ
て配設されていたが、本発明では２段目の第２電極基板
３２の位置（約３ｍｍ）で零点の補正及び温度補償が完
了しており、薄膜抵抗素子部８の温度変化に対し、追従
性の良い補償が期待できる。さらにこの構造により補償
が完了しているので従来よりセンサの小型化が可能とな
る。

零点は、薄膜抵抗素子８ａ〜８ｄの抵抗値のバラツキに
より正または負の両方向にバランスがくずれ、どちらの
方向での補正も可能とする必要があり、第４図に示す様
に零点補正抵抗３８の両端Ｘ、Ｙのどちらでもリード線
りを引き出すことができる構造になっている。さらに零
点の温度特性も同様に、薄膜抵抗素子８ａ〜８ｄの抵抗
温度係数のバラツキにより、正または負の特性を示す。

そのため第１、第２電極基板３０．３２の配線パターン
とピンＰの配置は正、負どちらの特性の場合にも補償可
能となるように配線している。たとえば、第４図、第５
図の様に、零バランスが負で零点補正抵抗３８を挿入し
て、Ｙよりリード線を引き出したときの零点の温度特性
が正の場合、ｘ−Ｚ間に零点の温度補償抵抗を挿入し、
Ｙ−Ｚ間に零点の微調整抵抗を挿入し、Ｚよりリード線
を引き出すという方法をとる。又逆に負の特性の場合は
、Ｘよりリード線を引き出す、この補償作業には、充分
なスペースが必要で、且つ配線は煩雑となるものである
けれども、本発明の電極基板の２段構造によりスペース
の確保と配線の煩雑さの改善とに役立つ。

また、防湿材の充填の場合には第２電極基板３２が金線
への樹脂の流入を阻止する役割を兼ねる利点もある。

（発明の効果） 以上詳細に説明したように、本発明によれば、以下に記
載する効果が期待できる。

（１）作業性の向上及び作業中の金線切れやはんだ付け
ブリッジ等の不具合の防止。

（２）補償回路付センサの小型化。

（３）温度変化に対して追従性の良いセンサの獲得。

（０補償抵抗素子設定のための充分なスペースの確保。

【図面の簡単な説明】

第１図乃至第５図は、本発明の実施例を図示するもので
、第１図は本発明に係る圧力センサの断面図、第２図は
第１電極基板の平面図、第３図は第２電極基板の平面図
、第４図はブリッジ回路図、第５図は第４図の回路の分
解配置図。 第６図乃至第８図は従来例の圧力センサを図示するもの
で、第６図は圧力センサの断面図、第７図は電極基板の
平面図、第８図はブリッジ回路図、第９図は第８図の回
路分解配設図。 ｈ・・・貫通孔、ｇビ〜ｇ６・・・金線、Ｌ１〜Ｌ４・
・・リード線、Ｐ＋　　−Ｐ７　・・・ピン、２・・・
ケース、６・・・エレメント、８ａ〜８ｄ・・・薄膜抵
抗素子群、１６・・・０リング、２０・・・ナツト、２
２・・・ワッシャ、２４・・・カラ、３０・・・第１電
極基板、３２・・・第２電極基板、３８・・・零点補正
抵抗、４０・・・出力補償抵抗、４６・・・零点補償抵
抗（または零点補正抵抗）。 出　　願　　人　　株式会社デルファイ代理人　弁理士
　　小　　林　　　　榮第２図 ｈ・・・貰逅孔　り１〜９６・・・食鳥　Ｐ＋−円・・
・プ／第　　３　　図 Ｐり１１．じＯン 第４図 第５図 Ｌ＋−Ｌ４・・・り仲鏝 第７図 第８図 第９図

Claims (3)

【特許請求の範囲】
1. １．ケース内に収納したダイアフラムの一側に薄膜抵抗
   素子を形成し、この抵抗素子に近接して、上面に電極パ
   ターンを形成した第１電極基板、第２電極基板とを互い
   に適宜なス ペースを置いて並列に配設し、前記電極基板の接続とリ
   ード線のはんだ付け用パッドを兼用する複数本のピンを
   前記電極基板に架設したことを特徴とする薄膜型圧力セ
   ンサ。
2. ２．ケース空洞内に収納したダイアフラム環状突起部の
   一側に接して環状Ｏリングを設け、環状突起部の他側に
   接して設けたカラ部材をナットとワッシャによりしめつ
   けることにより、環状Ｏリングをカラ部材を介して、ケ
   ース空洞内に装着してなる請求項１記載の薄膜型圧力セ
   ンサ。
3. ３．第１電極基板には、零点補正抵抗と出力温度補償抵
   抗を、第２電極基板には、零点補償抵抗の微調整用抵抗
   と零点の温度補償抵抗とを設けてなる請求項１記載の薄
   膜型圧力センサ。