JPH02306356A - 多値ヘベルデータバス回路 - Google Patents
多値ヘベルデータバス回路Info
- Publication number
- JPH02306356A JPH02306356A JP12657689A JP12657689A JPH02306356A JP H02306356 A JPH02306356 A JP H02306356A JP 12657689 A JP12657689 A JP 12657689A JP 12657689 A JP12657689 A JP 12657689A JP H02306356 A JPH02306356 A JP H02306356A
- Authority
- JP
- Japan
- Prior art keywords
- data bus
- binary
- conversion circuit
- signal
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 20
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は、例えばファクシミリ装置などで使用される
マイクロプロセッサシステムにおけるデータバス回路に
関する。
マイクロプロセッサシステムにおけるデータバス回路に
関する。
［従来の技術］
従来、マイクロプロセッサシステムにおける代表的なデ
ータバスとしては、マイクロプロセッサと外部メモリと
の間を接続するアドレスデータバスやメモリリードライ
トバスがある。
ータバスとしては、マイクロプロセッサと外部メモリと
の間を接続するアドレスデータバスやメモリリードライ
トバスがある。
これらのデータバスを使用するデータバス回路では、’
ＯＪ、’ＩＪの２進データがｒＨＪ。
ＯＪ、’ＩＪの２進データがｒＨＪ。
ｒ ｌ、 、の２値信号に対応してそのままデータパス
コ−に入出力されている。すなわち、従来のデータバス
では、ｎビットのデータを入出力するためにｎ本の信号
線が必要となっている。
コ−に入出力されている。すなわち、従来のデータバス
では、ｎビットのデータを入出力するためにｎ本の信号
線が必要となっている。
［発明が解決しようとする課題］
上述した従来のデータバス回路では、ｎビット幅のデー
タバスを使用する場合、ｎ本の信号線が必要となるほか
、ｎ本の信号線に対応してｎ個のドライバーおよびレシ
ーバも必要となる。したがって、一度に大量の情報を入
出力するためにビット幅の大きなデータバスを使用した
場合。
タバスを使用する場合、ｎ本の信号線が必要となるほか
、ｎ本の信号線に対応してｎ個のドライバーおよびレシ
ーバも必要となる。したがって、一度に大量の情報を入
出力するためにビット幅の大きなデータバスを使用した
場合。
データバス回路の物量もそのデータバスのピッｌ−幅の
大きさに応じて増大して１２まう欠点があった。
大きさに応じて増大して１２まう欠点があった。
［課題を解決するための手段１
この発明の多値レベルデータバス回路は、ｎ本の入力線
に入力された入力信号によって表現される２ｎ通りの論
理状態を２ｎ段階の論理レベル信号に変換してデータバ
スに出力する多値レベル変換回路と、データバスを介し
て入力した２ｎ段階の論理しベル信号を元の２進２値信
号に変換してｎ本の出力線に出力する２値レベル変換回
路とを有している。
に入力された入力信号によって表現される２ｎ通りの論
理状態を２ｎ段階の論理レベル信号に変換してデータバ
スに出力する多値レベル変換回路と、データバスを介し
て入力した２ｎ段階の論理しベル信号を元の２進２値信
号に変換してｎ本の出力線に出力する２値レベル変換回
路とを有している。
し作用コ
多値レベル変換回路によってｎビットの２進２値信号は
２ｎ段階の論理レベル信号に変換されてデータバスに出
力され、このデータバスを介して２ｎ段階の論理レベル
信号を入力した２値レベル変換回路によって上記論理Ｉ
ノベル信号は元の２進２値信号に変換される。これによ
り、ｎビット・の２進２値信号を１本のデータバスで入
出力することができる。
２ｎ段階の論理レベル信号に変換されてデータバスに出
力され、このデータバスを介して２ｎ段階の論理レベル
信号を入力した２値レベル変換回路によって上記論理Ｉ
ノベル信号は元の２進２値信号に変換される。これによ
り、ｎビット・の２進２値信号を１本のデータバスで入
出力することができる。
［実施例］
次に、この発明の多値レベルデータバス回路について図
面を参照して説明する。
面を参照して説明する。
図はこの発明の一実施例を示すブロック図である。
図中、Ａ、＝Ａヨはｎ本の信号線で構成されたデータバ
スに接続され、２進２値信号を入力するｎ本の入力線で
ある。Ｂｌ〜Ｂ、はｎ本の信号線で構成されたデータバ
スに接続され、２進２値信号を出力するｎ本の出力線で
ある６１は入力線Ａ、〜Ａ、の入力信号によって表現さ
れる２ｎ通りの論理状態を２ｎ段階の論理レベル信号に
変換してデータバス２に出力する多値レベル変換回路で
ある。３はデータバス２を介して入力した２ｎ段諧の論
理レベル信号を元の２進２値信号に変換してｎ本の出力
線８１〜Ｂｎに出力する２値レベル変換回路である。
スに接続され、２進２値信号を入力するｎ本の入力線で
ある。Ｂｌ〜Ｂ、はｎ本の信号線で構成されたデータバ
スに接続され、２進２値信号を出力するｎ本の出力線で
ある６１は入力線Ａ、〜Ａ、の入力信号によって表現さ
れる２ｎ通りの論理状態を２ｎ段階の論理レベル信号に
変換してデータバス２に出力する多値レベル変換回路で
ある。３はデータバス２を介して入力した２ｎ段諧の論
理レベル信号を元の２進２値信号に変換してｎ本の出力
線８１〜Ｂｎに出力する２値レベル変換回路である。
次に動作について説明する。
図において、ｎ＝４として以下の説明を行う。
すなわち、入力線Ａ１〜Ａ４から４ピツＩ・のデータが
多値レベル変換回路１に入力すると、この多値１ノベル
変換回路１は４ピツ１へのデータによって示される２４
＝１６通りの論理状態に対応して１６段階の相異なる電
位レベル（Ｅｒ−Ｅｔｓ）を有する論理レベル信号を生
成ｌ−でデータバス２に出力する。データバス２を介し
てこの１６段階の論理レベル信号を入力した２値レベル
変換回路３は、その論理レベルが示す１６通りの論理状
態に応じて元の２進２値信号を生成ｊ−て出力線Ｂｔ
−Ｂ４に出力する。このようにして、４ビツトのデータ
を１本のデータバス２で入出力することができる。
多値レベル変換回路１に入力すると、この多値１ノベル
変換回路１は４ピツ１へのデータによって示される２４
＝１６通りの論理状態に対応して１６段階の相異なる電
位レベル（Ｅｒ−Ｅｔｓ）を有する論理レベル信号を生
成ｌ−でデータバス２に出力する。データバス２を介し
てこの１６段階の論理レベル信号を入力した２値レベル
変換回路３は、その論理レベルが示す１６通りの論理状
態に応じて元の２進２値信号を生成ｊ−て出力線Ｂｔ
−Ｂ４に出力する。このようにして、４ビツトのデータ
を１本のデータバス２で入出力することができる。
［発明の効果］
以上説明したようにこの発明の多値レベル変換回路によ
れば、多値レベル変換回路によってｎビットの２進２値
信号は２ｎ段階の論理レベル信号に変換されてデータバ
スに出力され、このデータバスを介して２ｓ段階の論理
レベル信号を入力した２値レベル変換回路によって上記
論理レベル信号は元の２進２値信号に変換される。これ
により、ｎビットの２進２値信号を１本のデータバスで
入出力することができるので、従来に比較してデータバ
スの本数を減らすことができる。したかって、ドライバ
およびレシーバなどの部品点数を最小限度に減らずこと
ができるため、回路規模のコンパクト化、および信頼性
の向上を図ることが可能となる。
れば、多値レベル変換回路によってｎビットの２進２値
信号は２ｎ段階の論理レベル信号に変換されてデータバ
スに出力され、このデータバスを介して２ｓ段階の論理
レベル信号を入力した２値レベル変換回路によって上記
論理レベル信号は元の２進２値信号に変換される。これ
により、ｎビットの２進２値信号を１本のデータバスで
入出力することができるので、従来に比較してデータバ
スの本数を減らすことができる。したかって、ドライバ
およびレシーバなどの部品点数を最小限度に減らずこと
ができるため、回路規模のコンパクト化、および信頼性
の向上を図ることが可能となる。
図はこの発明の多値レベルデータバス回路の一実施例を
示すブロック図である。 １・・・多値レベル変換回路、２・・・データバス、３
・・・２値レベル変換回路、Ａｌ〜Ａ、・・・入力線、
８１〜Ｂゆ・・・出力線。
示すブロック図である。 １・・・多値レベル変換回路、２・・・データバス、３
・・・２値レベル変換回路、Ａｌ〜Ａ、・・・入力線、
８１〜Ｂゆ・・・出力線。
Claims (1)
- 【特許請求の範囲】 ｎ本の入力線に入力された入力信号によって表現される
２＾ｎ通りの論理状態を２＾ｎ段階の論理レベル信号に
変換してデータバスに出力する多値レベル変換回路と、 データバスを介して入力した２＾ｎ段階の論理レベル信
号を元の２進２値信号に変換してｎ本の出力線に出力す
る２値レベル変換回路と を有することを特徴とする多値レベルデータバス回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12657689A JPH02306356A (ja) | 1989-05-22 | 1989-05-22 | 多値ヘベルデータバス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12657689A JPH02306356A (ja) | 1989-05-22 | 1989-05-22 | 多値ヘベルデータバス回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02306356A true JPH02306356A (ja) | 1990-12-19 |
Family
ID=14938588
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12657689A Pending JPH02306356A (ja) | 1989-05-22 | 1989-05-22 | 多値ヘベルデータバス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02306356A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010061723A (ja) * | 2008-09-02 | 2010-03-18 | Toppan Printing Co Ltd | 半導体メモリー装置 |
-
1989
- 1989-05-22 JP JP12657689A patent/JPH02306356A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010061723A (ja) * | 2008-09-02 | 2010-03-18 | Toppan Printing Co Ltd | 半導体メモリー装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6122284A (en) | Multidrop analog signal bus | |
| KR960008824B1 (en) | Multi bit test circuit and method of semiconductor memory device | |
| GB2154348A (en) | Bit pattern conversion apparatus | |
| JPH0342732A (ja) | 半導体集積回路 | |
| JPH02306356A (ja) | 多値ヘベルデータバス回路 | |
| US6003110A (en) | Method and apparatus for converting memory addresses into memory selection signals | |
| US6505304B1 (en) | Timer apparatus which can simultaneously control a plurality of timers | |
| US5396611A (en) | Microprocessor use in in-circuit emulator having function of discriminating user's space and in-circuit emulator space | |
| US20050120155A1 (en) | Multi-bus I2C system | |
| US4771405A (en) | Hidden control bits in a control register | |
| US4841298A (en) | Bit pattern conversion system | |
| US5822769A (en) | Dual port random access memory matching circuit for versa module Europe bus (VMEbus) | |
| JP2975638B2 (ja) | 半導体集積回路 | |
| US6791358B2 (en) | Circuit configuration with signal lines for serially transmitting a plurality of bit groups | |
| JPS5971526A (ja) | マイクロコンピユ−タ・システム | |
| JP2907165B2 (ja) | 論理合成システム | |
| US5903233A (en) | Extended binary apparatus and method | |
| JP3455828B2 (ja) | ビットシフト回路 | |
| JP2757716B2 (ja) | ハフマン符号復号回路 | |
| JPS5882351A (ja) | メモリ装置 | |
| KR970007156Y1 (ko) | 데이타 입출력장치의 엑세스 시간 제어회로 | |
| KR100207651B1 (ko) | 메모리 엑세스 장치 | |
| SU1548799A1 (ru) | Устройство дл преобразовани гистограмм ркостей | |
| JP2002042493A (ja) | メモリテスト回路 | |
| JPS61852A (ja) | デ−タ送出方式 |