JPH02306338A - マイクロプログラム制御装置 - Google Patents
マイクロプログラム制御装置Info
- Publication number
- JPH02306338A JPH02306338A JP2350590A JP2350590A JPH02306338A JP H02306338 A JPH02306338 A JP H02306338A JP 2350590 A JP2350590 A JP 2350590A JP 2350590 A JP2350590 A JP 2350590A JP H02306338 A JPH02306338 A JP H02306338A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- loop counter
- transfer
- branch
- instruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 5
- 238000001514 detection method Methods 0.000 abstract description 5
- 210000003371 toe Anatomy 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 6
- 238000001182 laser chemical vapour deposition Methods 0.000 description 4
- 230000000873 masking effect Effects 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 238000007781 pre-processing Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/30018—Bit or string instructions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
- G06F9/26—Address formation of the next micro-instruction ; Microprogram storage or retrieval arrangements
- G06F9/262—Arrangements for next microinstruction selection
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/30032—Movement instructions, e.g. MOVE, SHIFT, ROTATE, SHUFFLE
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、マイクロプログラム制御装置に関するもので
ある。
ある。
従来、マイクロプログラム制御装置において、文字列ま
たはビット列の転送命令（ストリング命令と呼ぶ）は、
転送すべき文字列またはビット列の長さを転送するため
に要するバイト数をループカウンタと呼ばれるレジスタ
に設定し、バイトの単位の転送をおこなう処理ループを
ループカウンタの回数だけ繰り返すことによって実行し
ていた。
たはビット列の転送命令（ストリング命令と呼ぶ）は、
転送すべき文字列またはビット列の長さを転送するため
に要するバイト数をループカウンタと呼ばれるレジスタ
に設定し、バイトの単位の転送をおこなう処理ループを
ループカウンタの回数だけ繰り返すことによって実行し
ていた。
ストリング命令の終了には、
■、ループカウンタがＯ１になる。
２、外部からの割り込みによる中断
などの条件がある。ここでは、簡単のために終了条件と
Ｉ−て１．の条件のみを想定する。
Ｉ−て１．の条件のみを想定する。
第４図は従来の方式のマイクロプログラム制御装置の内
部ブロック図である。第４図において、４０１はマイク
ロプログラムが格納されている読みだし専用のマイクロ
ＲＯＭ、４０２は、マイクロＲＯＭ４０１の実行アト１
／スを保持しているプログラムカウンタ、４０３はプロ
グラムカウンタ４０２を設定するマルチプレクサ、４０
４はデコーダ、４０５は分岐制御ユニット、４０６はプ
ログラムカウンタ４０２を１ずつ増加するためのインク
リメンタ、４０７はストリング命令の転送バイト数を格
納するループカウンタ、４０８はループカウンタ４０７
を１ずつ減少するためのデクリメンタ、４０９はループ
カウンタ４０８が１０１になったときに１′となる信号
である。
部ブロック図である。第４図において、４０１はマイク
ロプログラムが格納されている読みだし専用のマイクロ
ＲＯＭ、４０２は、マイクロＲＯＭ４０１の実行アト１
／スを保持しているプログラムカウンタ、４０３はプロ
グラムカウンタ４０２を設定するマルチプレクサ、４０
４はデコーダ、４０５は分岐制御ユニット、４０６はプ
ログラムカウンタ４０２を１ずつ増加するためのインク
リメンタ、４０７はストリング命令の転送バイト数を格
納するループカウンタ、４０８はループカウンタ４０７
を１ずつ減少するためのデクリメンタ、４０９はループ
カウンタ４０８が１０１になったときに１′となる信号
である。
ストリング命令の実行開始時には、実行すべきマイクロ
命令の先頭アドレスがプログラムカウンタ４０２に設定
される。プログラムカウンタ４０２の指すアドレスから
読み出されたマイクロ命令はデコーダ４０４に供給され
、各種の制御／データ信号により所定の処理が開始され
る。ストリング命令の処理では、前処理とＩ−で転送バ
イト数をループカウンタ４０７に格納し、その後のバイ
トの単位の転送をおこなう処理ループをループカウンタ
４０７０回数だけ繰り返す。
命令の先頭アドレスがプログラムカウンタ４０２に設定
される。プログラムカウンタ４０２の指すアドレスから
読み出されたマイクロ命令はデコーダ４０４に供給され
、各種の制御／データ信号により所定の処理が開始され
る。ストリング命令の処理では、前処理とＩ−で転送バ
イト数をループカウンタ４０７に格納し、その後のバイ
トの単位の転送をおこなう処理ループをループカウンタ
４０７０回数だけ繰り返す。
いま、信号４０９が”１′であるときに分岐を生じさせ
る条件分岐命令をＪＺＬＣと呼ぶことにする。デコーダ
４０４が条件分岐命令ＪＺＬＣをデコードすると、分岐
制御ユニット４０５は信号４０９を調べる。信号４０９
が１′のときは信号４１０が１°になり、マルチプレク
サ４０３はプログラムカウンタ４０２に対して、デコー
ダ４０４から供給されたＪＺＬＣの分岐先アドレスを設
定する。一方、信号４０９がＯ′のときは信号４１０は
“０゛であり、マルチプレクサ４０３はインクリメンタ
４０６から供給されたアドレスをプログラムカウンタ４
０２に設定する。
る条件分岐命令をＪＺＬＣと呼ぶことにする。デコーダ
４０４が条件分岐命令ＪＺＬＣをデコードすると、分岐
制御ユニット４０５は信号４０９を調べる。信号４０９
が１′のときは信号４１０が１°になり、マルチプレク
サ４０３はプログラムカウンタ４０２に対して、デコー
ダ４０４から供給されたＪＺＬＣの分岐先アドレスを設
定する。一方、信号４０９がＯ′のときは信号４１０は
“０゛であり、マルチプレクサ４０３はインクリメンタ
４０６から供給されたアドレスをプログラムカウンタ４
０２に設定する。
従来の方式に示したマイクロプログラム制御装置は、ス
トリング命令の実行では、転送すべき文字列またはビッ
ト列の長さを転送するために要するバイト数をループカ
ウンタと呼ばれるレジスタに設定し、バイト単位の転送
をおこなう処理ループをループカウンタの回数だけ繰り
返す。したかって、ストリング命令の終了は、命令ルー
プが所定回数おこなわれたときに発生する制御信号をチ
ェックすることによっておこなわれる。
トリング命令の実行では、転送すべき文字列またはビッ
ト列の長さを転送するために要するバイト数をループカ
ウンタと呼ばれるレジスタに設定し、バイト単位の転送
をおこなう処理ループをループカウンタの回数だけ繰り
返す。したかって、ストリング命令の終了は、命令ルー
プが所定回数おこなわれたときに発生する制御信号をチ
ェックすることによっておこなわれる。
すなわちストリング命令の実行時には転送するデータの
バイト数分の転送命令と条件分離命令が実行されること
になりストリング命令の実行時間が長くなる欠点がある
。
バイト数分の転送命令と条件分離命令が実行されること
になりストリング命令の実行時間が長くなる欠点がある
。
したがって、本発明の目的はマイクロプログラム制御装
置におけるストリング命令の実行を高速化することであ
る。
置におけるストリング命令の実行を高速化することであ
る。
本発明のマイクロプログラム制御装置は、ループカウン
タの少なくとも最下位ビットを除いてビットで決まる値
が所定の値に達したことを分岐条件として分岐制御を実
行する第１の分岐手段と、ループカウンタの最下位ビッ
トを含むビットで決まる値が所定の値に達したことを分
岐条件とｌ−て分岐制御を実行する第２の分岐手段とを
有しており、まず第１の分岐制御手段による分岐制御を
実行し、しかる後に第２の分岐制御手段による分岐制御
を実行することにより、文字列またはビット列の転送処
理が終了したかどうかを判断することを特徴としている
。
タの少なくとも最下位ビットを除いてビットで決まる値
が所定の値に達したことを分岐条件として分岐制御を実
行する第１の分岐手段と、ループカウンタの最下位ビッ
トを含むビットで決まる値が所定の値に達したことを分
岐条件とｌ−て分岐制御を実行する第２の分岐手段とを
有しており、まず第１の分岐制御手段による分岐制御を
実行し、しかる後に第２の分岐制御手段による分岐制御
を実行することにより、文字列またはビット列の転送処
理が終了したかどうかを判断することを特徴としている
。
すなわち、本発明では、必要なバイト数の文字列または
ビット列転送を、まず第１の分岐制御手段によってワー
ド単位での転送を必要な回数だけ実行し、しかる後に、
第２の分岐制御手段によってバイトａ位の転送を行なっ
ている。かくして、ストリング命令の実行が高速化され
る。
ビット列転送を、まず第１の分岐制御手段によってワー
ド単位での転送を必要な回数だけ実行し、しかる後に、
第２の分岐制御手段によってバイトａ位の転送を行なっ
ている。かくして、ストリング命令の実行が高速化され
る。
以下、本発明について図面を用いて詳細に説明する。
第１図は本発明の一実施例におけるマイクロプログラム
制御装置の内部ブロック図である。第２図はストリング
命令実行時のフロチャートである。
制御装置の内部ブロック図である。第２図はストリング
命令実行時のフロチャートである。
第１図において、ｌＯｌはマイクロプログラムが格納さ
れている読み出し専用のマイクロＲＯＭ、１０２はマイ
クロＲＯＭＩ ０１の実行アドレスを保持しているプロ
グラムカウンタ、１０３はプログラムカウンタ１０２を
設定するマルチプレクサ、１０４はデコーダ、１０５は
分岐制御ユニット、１０６はプログラムカウンタ１０２
を１ずつ増加するためのインクリメンタ、１０７はスト
リング命令の転送バイト数を格納するループカウンタ、
１０８はループカウンタ１０７を更新するための減算器
、１０９は本発明に従って設けられたループカウンタ１
０７のカウント値検出回路（ＬＣＶＤ）である。このＬ
ＣＶＤｌ ０９は、本実施例では、ループカウンタ１０
７の全ビットで決まる値が１０゛になったときに１′の
アクティブレベルをとる信号１１０を発生し、ループカ
ウンタ１０７の下位の２ビツトを除く残りのビットで決
まる値が０°になったときに１′のアクティブレベルを
とる信号１１１を発生する。これら信号１１０，１１１
は分岐条件信号としてユニット１０５に供給される。ま
た、本実施例では、信号１１０が“１′であるときに分
岐を生じさせる条件分岐命令をＪＺＬＣ，信号１１１が
１゛であるときに条件分岐命令をＪＺＭＬＣと呼ぶこと
にする。
れている読み出し専用のマイクロＲＯＭ、１０２はマイ
クロＲＯＭＩ ０１の実行アドレスを保持しているプロ
グラムカウンタ、１０３はプログラムカウンタ１０２を
設定するマルチプレクサ、１０４はデコーダ、１０５は
分岐制御ユニット、１０６はプログラムカウンタ１０２
を１ずつ増加するためのインクリメンタ、１０７はスト
リング命令の転送バイト数を格納するループカウンタ、
１０８はループカウンタ１０７を更新するための減算器
、１０９は本発明に従って設けられたループカウンタ１
０７のカウント値検出回路（ＬＣＶＤ）である。このＬ
ＣＶＤｌ ０９は、本実施例では、ループカウンタ１０
７の全ビットで決まる値が１０゛になったときに１′の
アクティブレベルをとる信号１１０を発生し、ループカ
ウンタ１０７の下位の２ビツトを除く残りのビットで決
まる値が０°になったときに１′のアクティブレベルを
とる信号１１１を発生する。これら信号１１０，１１１
は分岐条件信号としてユニット１０５に供給される。ま
た、本実施例では、信号１１０が“１′であるときに分
岐を生じさせる条件分岐命令をＪＺＬＣ，信号１１１が
１゛であるときに条件分岐命令をＪＺＭＬＣと呼ぶこと
にする。
第５図を参照すると、ＬＣＶＤｌ ０９は三つのＡＮＤ
り−）１０９−１〜１０９−３を有している。ループカ
ウンタ１０７は３２ビツトのカウンタであり、その下位
２ビツトｎｏ（最下位ビット：ＬＳＢ）お、Ｊ：びＢ１
はＡＮＤゲート１０９−２の反転入力にそれぞれ供給さ
れ、残りの３０ビツトＢ２〜Ｂ３１はＡＮＤゲーｌ−１
０９−１＋７）反転入力にそれぞれ供給されている。Ａ
ＮＤゲート１０９−１の出力は信号１１７として取り出
さレルトトモニ、ＡＮＤ’ｌ−） １０９−３にＡＮＤ
ゲー）１０９−２の出力とともに供給される。ＡＮＤゲ
ート１０９−３の出力が信号１１０として取り出されて
いる。したがって、ループカウンタ１０７の下位２ビッ
トＢＯ，Ｂｌを除く残りのピッ）８２〜Ｂ３１で決定さ
れる値がｏ″となると、信号１１１は“１′°となり、
ループカウンタ１０７の全ビットＢＯ〜Ｂ３１で決まる
値が“０″となると信号１１０は“ビとなる。
り−）１０９−１〜１０９−３を有している。ループカ
ウンタ１０７は３２ビツトのカウンタであり、その下位
２ビツトｎｏ（最下位ビット：ＬＳＢ）お、Ｊ：びＢ１
はＡＮＤゲート１０９−２の反転入力にそれぞれ供給さ
れ、残りの３０ビツトＢ２〜Ｂ３１はＡＮＤゲーｌ−１
０９−１＋７）反転入力にそれぞれ供給されている。Ａ
ＮＤゲート１０９−１の出力は信号１１７として取り出
さレルトトモニ、ＡＮＤ’ｌ−） １０９−３にＡＮＤ
ゲー）１０９−２の出力とともに供給される。ＡＮＤゲ
ート１０９−３の出力が信号１１０として取り出されて
いる。したがって、ループカウンタ１０７の下位２ビッ
トＢＯ，Ｂｌを除く残りのピッ）８２〜Ｂ３１で決定さ
れる値がｏ″となると、信号１１１は“１′°となり、
ループカウンタ１０７の全ビットＢＯ〜Ｂ３１で決まる
値が“０″となると信号１１０は“ビとなる。
次に、本実施例によるマイクロプログラム制御装置にＪ
：るストリング命令の実行動作を説明する。
：るストリング命令の実行動作を説明する。
本実施例においては、ストリング命令の実行開始時には
、同命令を実行するための一連のマイクロ命令の先頭ア
ドレスがプログラムカウンタ１０２に設定される。プロ
グラムカウンタ１０２の指すアドレスから読み出された
マイクロ命令はデコーダ１０４に供給され、各種の制御
／データ信号により所定の処理が開始される。
、同命令を実行するための一連のマイクロ命令の先頭ア
ドレスがプログラムカウンタ１０２に設定される。プロ
グラムカウンタ１０２の指すアドレスから読み出された
マイクロ命令はデコーダ１０４に供給され、各種の制御
／データ信号により所定の処理が開始される。
まず、第２図のステップ２０で示されるように、ストリ
ング命令のための前処理がおこなわれる。
ング命令のための前処理がおこなわれる。
この前処理では、転送元の文字列あるいはビット列の先
頭アドレス指定、転送先のアドレス指定、転送される文
字列あるいはビット列の長さを転送するために要するバ
イト数を計算等が実行される。
頭アドレス指定、転送先のアドレス指定、転送される文
字列あるいはビット列の長さを転送するために要するバ
イト数を計算等が実行される。
ステップ２１では、ステップ２０で計算された転送バイ
ト数がループカウンタ１０７に設定される。
ト数がループカウンタ１０７に設定される。
その後、ステップ２２において条件分岐命令ＪＺＭＬＣ
が実行される。マイクロＲＯＭＩ ０１から条件分岐命
令ＪＺＭＬＣが読み出されると、デコーダ１０４は分岐
先アドレスに関する情報をマルチプレクサ１０３に与え
ると同時に、分岐制御ユニッ）１０５に対して信号１１
１を調べることを指示する。信号１１１が０″の場合は
、分岐制御ユニット１０５は出力信号１１２を０゛ と
じ、分岐処理をおこなわない。マルチプレクサ１０３は
インクリメンタ１０６からのアドレス情報をプログラム
カウンタ１０２に設定する。この結果、条件分岐命令Ｊ
ＺＭＬＣの次のアドレスの命令がマイクロＲＯＭｌ０Ｉ
から読み出され、ステップ２３で示すようにワード単位
のデータが転送される。本実施例では、１ワードは４バ
イトで構成されている。したがって、この条件分岐命令
ＪＺＭＬＣの実行により、ループカウンタ１０７は減算
器１０８により、４だけ減算される。ステップ２２とス
テップ２３の処理は、信号１１１がｌ°になるまで繰り
返される。この間、ループカウンタはＪＺＭＬＣの実行
の度に４ずつ減算される。
が実行される。マイクロＲＯＭＩ ０１から条件分岐命
令ＪＺＭＬＣが読み出されると、デコーダ１０４は分岐
先アドレスに関する情報をマルチプレクサ１０３に与え
ると同時に、分岐制御ユニッ）１０５に対して信号１１
１を調べることを指示する。信号１１１が０″の場合は
、分岐制御ユニット１０５は出力信号１１２を０゛ と
じ、分岐処理をおこなわない。マルチプレクサ１０３は
インクリメンタ１０６からのアドレス情報をプログラム
カウンタ１０２に設定する。この結果、条件分岐命令Ｊ
ＺＭＬＣの次のアドレスの命令がマイクロＲＯＭｌ０Ｉ
から読み出され、ステップ２３で示すようにワード単位
のデータが転送される。本実施例では、１ワードは４バ
イトで構成されている。したがって、この条件分岐命令
ＪＺＭＬＣの実行により、ループカウンタ１０７は減算
器１０８により、４だけ減算される。ステップ２２とス
テップ２３の処理は、信号１１１がｌ°になるまで繰り
返される。この間、ループカウンタはＪＺＭＬＣの実行
の度に４ずつ減算される。
信号１１１が“１′ となると、分岐制御ユニット１０
５の出力信号１１２が１゛になるため、分岐処理がおこ
なわれる。マルチプレクサ１０３はデコーダ１０４から
の分岐先アドレス情報なブログラムカウンタ１０２に設
定する。この結果、条件分岐命令ＪＺＭＬＣの分岐先ア
ドレスの命令が読み出され、ステップ２４で示されるよ
うに条件分岐命令ＪＺＬＣが実行される。条件分岐命令
Ｊ Ｚ Ｌ ＣがマイクロＲＯＭｌ０Ｉから読み出され
ると、デコーダ１０４は分岐先アドレスに関する情報を
マルチブｌ／クサ１０３に与えると同時に、分岐制御ユ
ニッ）１０５に対して信号１１０を調べることを指示す
る。信号１１０だ０′の場合は、分岐制御ユニット１０
５の出力信号１１２は０°であるため、分岐処理はおこ
なわれない。
５の出力信号１１２が１゛になるため、分岐処理がおこ
なわれる。マルチプレクサ１０３はデコーダ１０４から
の分岐先アドレス情報なブログラムカウンタ１０２に設
定する。この結果、条件分岐命令ＪＺＭＬＣの分岐先ア
ドレスの命令が読み出され、ステップ２４で示されるよ
うに条件分岐命令ＪＺＬＣが実行される。条件分岐命令
Ｊ Ｚ Ｌ ＣがマイクロＲＯＭｌ０Ｉから読み出され
ると、デコーダ１０４は分岐先アドレスに関する情報を
マルチブｌ／クサ１０３に与えると同時に、分岐制御ユ
ニッ）１０５に対して信号１１０を調べることを指示す
る。信号１１０だ０′の場合は、分岐制御ユニット１０
５の出力信号１１２は０°であるため、分岐処理はおこ
なわれない。
マルチプレクサ１０３はインクリメンタ１０６からのア
ドレス情報をプログラムカウンタ１０２に設定する。こ
の結果、条件分岐命令ＪＺＬＣの次のアドレスの命令が
読み出され、ステップ２５で示されるようにバイト単位
のデータが転送される。
ドレス情報をプログラムカウンタ１０２に設定する。こ
の結果、条件分岐命令ＪＺＬＣの次のアドレスの命令が
読み出され、ステップ２５で示されるようにバイト単位
のデータが転送される。
この条件分岐命令ＪＺＬＣの実行により、ループカウン
タ１０７は減算器１０８により Ｉｌ＋ だけ減算され
る。ステップ２４とステップ２５の処理は、信号１１０
がｌ′になるまで繰り返される。
タ１０７は減算器１０８により Ｉｌ＋ だけ減算され
る。ステップ２４とステップ２５の処理は、信号１１０
がｌ′になるまで繰り返される。
この間、ループカウンタは条件分岐命令Ｊ Ｚ Ｌ Ｃ
の実行の度に１ずつ減算される。
の実行の度に１ずつ減算される。
信号１１０が１°になると、分岐制御ユニット１０５の
出力信号１１２が“１′になるため、分岐処理がおこな
われる。マルチブｌ／クサ１０３はテコータ１０４から
の分岐先アドレス情報をプログラムカウンタ１０２に設
定する。この結果、条件分岐命令ＪＺＬＣの分岐先アド
レスの命令がマイクロＲＯＭｌ０Ｉから読み出され、ス
テップ２６で示されるようにス）・リング命令終了処理
がおこなわれる。
出力信号１１２が“１′になるため、分岐処理がおこな
われる。マルチブｌ／クサ１０３はテコータ１０４から
の分岐先アドレス情報をプログラムカウンタ１０２に設
定する。この結果、条件分岐命令ＪＺＬＣの分岐先アド
レスの命令がマイクロＲＯＭｌ０Ｉから読み出され、ス
テップ２６で示されるようにス）・リング命令終了処理
がおこなわれる。
次に、本発明の他の実施例について説明する。
前述の実施例では、ストリング命令の転送バイト数を格
納するループカウンタを唯一保持した場合のマイクロプ
ログラム制御装置であった。本実施例は、スｌ−’Ｊソ
ング令における転送元の文字列あるいはビット列の長さ
を指定するためのループカウンタと、転送先の文字列あ
るいはビット列の長さを指定す、るためのループカウン
タの両方のループカウンタを保持した場合のマイクロプ
ログラム制御装置である。
納するループカウンタを唯一保持した場合のマイクロプ
ログラム制御装置であった。本実施例は、スｌ−’Ｊソ
ング令における転送元の文字列あるいはビット列の長さ
を指定するためのループカウンタと、転送先の文字列あ
るいはビット列の長さを指定す、るためのループカウン
タの両方のループカウンタを保持した場合のマイクロプ
ログラム制御装置である。
第３図は本発明の他の実施例におけるマイクロプログラ
ム制御装置の内部ブロック図である。第３図において、
３０１はマイクロプログラムが格納されている読み出し
専用のマイクロＲＯＭ、３０２はマイクロＲＯＭ３０１
の実行アト１／スな保持しているプログラムカウンタ、
３０３はプログラムカウンタ３０２を設定するマルチプ
レクサ、３０４はデコーダ、３０５は分岐制御ユニット
、３０６はプログラムカウンタ３０２を１ずつ増加する
ためのインクリメンタ、３０７はストリング命令の転送
元の転送バイト数を格納するループカウンタ、３０８は
ループカウンタ３０７を更新するための減算器、３０９
はループカウンタ３０７のカウント値を検出する第１の
検出回路（ＬＣＶＤ＃１と略す）、３１０はストリング
命令の転送先の転送バイト数を格納するループカウンタ
、３１１はループカウンタ３１０を更新するための減算
器、３１２はループカウンタ３１００カウント値を検出
する検出回路ＣＬＣＶＤ＃２と略す）である。ＬＣＶＤ
＃１ ３０９はループカウンタ３０７の全ビットで決ま
る値が０゛になったときに１′ となる信号３１３を発
生し、ループカウンタ３０７の下位２ビツトを除いたビ
ットで決まる値が°０′になったときに“１゛となる信
号３１４を発生する。同様に、ＬＣＶＤ＄２ ３１２は
ループカウンタ３１０の全ビットで決まる値が０゛にな
ったときに°ｌ′となる信号３１５を発生し、ループカ
ウンタ３１．０の下位２ビツトを除いたビットで決まる
値が“０′になったときに１゛となる信号３１６を発生
する。３１７は信号３１３と信号３１５の論理和をとる
ＯＲ回路、３１８は信号３１４と信号３１６の論理和を
とるＯＲ回路、３１９はＯＲ回路３１７からの出力信号
、３２０はＯＲ回路３１８からの出力信号である。また
、本実施例では、信号３１９が°ｌ゛であるときに分岐
を生じさせる条件分岐命令をＪ ＺＬＣ，信号３２０が
ｌ゛であるときに条件分岐命令をＪＺＭＬＣと呼ぶこと
にする。
ム制御装置の内部ブロック図である。第３図において、
３０１はマイクロプログラムが格納されている読み出し
専用のマイクロＲＯＭ、３０２はマイクロＲＯＭ３０１
の実行アト１／スな保持しているプログラムカウンタ、
３０３はプログラムカウンタ３０２を設定するマルチプ
レクサ、３０４はデコーダ、３０５は分岐制御ユニット
、３０６はプログラムカウンタ３０２を１ずつ増加する
ためのインクリメンタ、３０７はストリング命令の転送
元の転送バイト数を格納するループカウンタ、３０８は
ループカウンタ３０７を更新するための減算器、３０９
はループカウンタ３０７のカウント値を検出する第１の
検出回路（ＬＣＶＤ＃１と略す）、３１０はストリング
命令の転送先の転送バイト数を格納するループカウンタ
、３１１はループカウンタ３１０を更新するための減算
器、３１２はループカウンタ３１００カウント値を検出
する検出回路ＣＬＣＶＤ＃２と略す）である。ＬＣＶＤ
＃１ ３０９はループカウンタ３０７の全ビットで決ま
る値が０゛になったときに１′ となる信号３１３を発
生し、ループカウンタ３０７の下位２ビツトを除いたビ
ットで決まる値が°０′になったときに“１゛となる信
号３１４を発生する。同様に、ＬＣＶＤ＄２ ３１２は
ループカウンタ３１０の全ビットで決まる値が０゛にな
ったときに°ｌ′となる信号３１５を発生し、ループカ
ウンタ３１．０の下位２ビツトを除いたビットで決まる
値が“０′になったときに１゛となる信号３１６を発生
する。３１７は信号３１３と信号３１５の論理和をとる
ＯＲ回路、３１８は信号３１４と信号３１６の論理和を
とるＯＲ回路、３１９はＯＲ回路３１７からの出力信号
、３２０はＯＲ回路３１８からの出力信号である。また
、本実施例では、信号３１９が°ｌ゛であるときに分岐
を生じさせる条件分岐命令をＪ ＺＬＣ，信号３２０が
ｌ゛であるときに条件分岐命令をＪＺＭＬＣと呼ぶこと
にする。
本実施例は、ストリング命令における転送元のバイト数
を指定するためのループカウンタ３０７と、転送先のバ
イト数を指定するためのループカウンタ３１０とを設け
、分岐制御ユニット３０５に対して、信号３１３と信号
３１５を入力とするＯＲ回路３１７の出力信号３１９と
、信号３１４と信号３１５を入力とするＯＲ回路３１８
の出力信号３２０を入力するようにしたものである。こ
れにより、転送元と転送先のバイト数が異なるストリン
グ命令の実行をおこなう。
を指定するためのループカウンタ３０７と、転送先のバ
イト数を指定するためのループカウンタ３１０とを設け
、分岐制御ユニット３０５に対して、信号３１３と信号
３１５を入力とするＯＲ回路３１７の出力信号３１９と
、信号３１４と信号３１５を入力とするＯＲ回路３１８
の出力信号３２０を入力するようにしたものである。こ
れにより、転送元と転送先のバイト数が異なるストリン
グ命令の実行をおこなう。
マイクロＲＯＭ３０１から条件分岐命令、ＺＭＬＣが読
み出されると、デコーダ３０４は分岐先アドレスに関す
る情報をマルチプレクサ３０３に与えると同時に分岐制
御ユニット３０５に対して信号３２０を調べることを指
示する。マイクロＲＯＭ３０１から条件分岐命令ＪＺＬ
Ｃが読み出されると、デコーダ３０４は分岐先アドレス
に関する情報をマルチプレクサ３０３に与えると同時に
、分岐制御ユニット３０５に対して信号３１９を調べる
ことを指示する。これらの条件分岐命令において、分岐
制御ユニツ）３０５によって調べられる信りが１°の場
合には、信号３２１が１′となり、分岐が生じる。
み出されると、デコーダ３０４は分岐先アドレスに関す
る情報をマルチプレクサ３０３に与えると同時に分岐制
御ユニット３０５に対して信号３２０を調べることを指
示する。マイクロＲＯＭ３０１から条件分岐命令ＪＺＬ
Ｃが読み出されると、デコーダ３０４は分岐先アドレス
に関する情報をマルチプレクサ３０３に与えると同時に
、分岐制御ユニット３０５に対して信号３１９を調べる
ことを指示する。これらの条件分岐命令において、分岐
制御ユニツ）３０５によって調べられる信りが１°の場
合には、信号３２１が１′となり、分岐が生じる。
以上説明したように、本発明では、ストリング命令の実
行時に、転送すべき文字列またはビット列の長さを転送
するために要するバイト数をループカウンタと呼ばれる
レジスタレこ設定し、まずワード単位の転送をおこなう
処理ループを必要な回数だけ繰り返した後に、バイト単
位の転送をおこなう。これによって、データの転送命令
と転送が終了Ｉ−だかどうかを調べるための条件分岐命
令の実行回数を減少することができる。いま、整数ａを
整数すで割った商を（ａ ｄｉｖ ｂ）、余りを（
ａΦｏｄ ｂ）で示すことにすると、ｍバイトの文字
列の転送命令の場合には、従来方式では、（ｍ＋１）回
の条件分岐命令の実行とｍ回のバイト即位の転送処理の
実行が必要なのに対して、本発明では、（（ｍ ｄｉｖ
４） ＋（ｍ ｍｏｄ ４） ＋２）回の条件分岐
命令と（ｍ ｄｉｖ ４）回のワード単位の転送処理と
（ｍ ｍｏｄ ４）回のバイト単位の転送処理を実行す
れば良い。
行時に、転送すべき文字列またはビット列の長さを転送
するために要するバイト数をループカウンタと呼ばれる
レジスタレこ設定し、まずワード単位の転送をおこなう
処理ループを必要な回数だけ繰り返した後に、バイト単
位の転送をおこなう。これによって、データの転送命令
と転送が終了Ｉ−だかどうかを調べるための条件分岐命
令の実行回数を減少することができる。いま、整数ａを
整数すで割った商を（ａ ｄｉｖ ｂ）、余りを（
ａΦｏｄ ｂ）で示すことにすると、ｍバイトの文字
列の転送命令の場合には、従来方式では、（ｍ＋１）回
の条件分岐命令の実行とｍ回のバイト即位の転送処理の
実行が必要なのに対して、本発明では、（（ｍ ｄｉｖ
４） ＋（ｍ ｍｏｄ ４） ＋２）回の条件分岐
命令と（ｍ ｄｉｖ ４）回のワード単位の転送処理と
（ｍ ｍｏｄ ４）回のバイト単位の転送処理を実行す
れば良い。
たとえば、１２バイトの文字列の転送命令の場合には、
従来方式では１３回の条件分岐命令と１２回のワード単
位の転送処理の実行が必要なのに対して、本発明では、
５回の条件分岐命令と４回のワード単位の転送の実行で
済ますことができる。
従来方式では１３回の条件分岐命令と１２回のワード単
位の転送処理の実行が必要なのに対して、本発明では、
５回の条件分岐命令と４回のワード単位の転送の実行で
済ますことができる。
このように、本発明はストリング命令の実行を高速化す
る効果がある。
る効果がある。
なお、１ワードが２バイトでなる場合は、ＬＣＶＤ１０
９，３０９，３１２は対応するループカウンタの最下位
ビットのみを除いたビットで決まる値が“０”（７）と
きニ”ｌ” ノ信号１１１．３１４゜３１６をそれぞれ
発生することになる。
９，３０９，３１２は対応するループカウンタの最下位
ビットのみを除いたビットで決まる値が“０”（７）と
きニ”ｌ” ノ信号１１１．３１４゜３１６をそれぞれ
発生することになる。
第１図は本発明の一実施例におけるマイクロプログラム
制御装置の内部ブロック図、第２図は本発明の実施例に
おけるストリング命令の実行時のフロチャート、第３図
は本発明の他の実施例におけるマイクロプログラム制御
装置の内部ブロック図、第４図は従来の方式のマイクロ
プログラム制御装置の内部ブロック図、第５図はループ
カウント値検出回路の回路図である。 １０９・・・・・・ループカウンタ１０７の下位２ビツ
トをマスクするハードウェア（ＭＨＷと略す）、１１０
・・・・・・ループカウンタ１０７が０′になったとき
にｌ′となる信号、１１１・・・・・・ＭＨＷ１０９に
よるマスク結果が０′になったときに１′となる信号、
３０９・・・・・・ループカウンタ３０７の下位２ビツ
トをマスクするハードウェア（ＭＨＷと略す）、３１２
・・・・・・ループカウンタ３１０の下位２ビツトをマ
スクするハードウェア（ＭＨＷと略ｔ）、３１３・・・
・・・ループカウンタ３０７が“０″になったときにｌ
′となる信号、３１４・・・・・・ＭＨＷ３０９による
マスク結果が０′になったときにｌ° となる信号、３
１５・・・・・・ループカウンタ３１０が０′になった
ときにｔ１＋ となる信号、３１６・・・・・・ＭＨＷ
３１２によるマスク結果が０′になったときに１” と
なる信号。 躬 ／閲 第２回 第、、３圓 葛４図
制御装置の内部ブロック図、第２図は本発明の実施例に
おけるストリング命令の実行時のフロチャート、第３図
は本発明の他の実施例におけるマイクロプログラム制御
装置の内部ブロック図、第４図は従来の方式のマイクロ
プログラム制御装置の内部ブロック図、第５図はループ
カウント値検出回路の回路図である。 １０９・・・・・・ループカウンタ１０７の下位２ビツ
トをマスクするハードウェア（ＭＨＷと略す）、１１０
・・・・・・ループカウンタ１０７が０′になったとき
にｌ′となる信号、１１１・・・・・・ＭＨＷ１０９に
よるマスク結果が０′になったときに１′となる信号、
３０９・・・・・・ループカウンタ３０７の下位２ビツ
トをマスクするハードウェア（ＭＨＷと略す）、３１２
・・・・・・ループカウンタ３１０の下位２ビツトをマ
スクするハードウェア（ＭＨＷと略ｔ）、３１３・・・
・・・ループカウンタ３０７が“０″になったときにｌ
′となる信号、３１４・・・・・・ＭＨＷ３０９による
マスク結果が０′になったときにｌ° となる信号、３
１５・・・・・・ループカウンタ３１０が０′になった
ときにｔ１＋ となる信号、３１６・・・・・・ＭＨＷ
３１２によるマスク結果が０′になったときに１” と
なる信号。 躬 ／閲 第２回 第、、３圓 葛４図
Claims (1)
- 文字列またはビット列の転送に必要なバイト数を格納す
るループカウンタと、前記ループカウンタの内容を更新
する手段と、前記ループカウンタの少なくとも最下位ビ
ットを除くビットで決まる値が所定の値に達したことを
分岐条件として分岐制御を実行する第１の分岐制御手段
と、前記ループカウンタの最下位ビットを含むビットで
決まる値が所定の値に達したことを分岐条件として分岐
制御を実行する第２の分岐制御手段とを備え、文字列ま
たビット列の転送処理が終了したかどうかを、前記第１
の分岐制御手段による分岐制御を実行し、しかる後に前
記第２の分岐制御手段による分岐制御を実行することに
より、判定することを特徴とするマイクロプログラム制
御装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2486389 | 1989-02-03 | ||
| JP1-24863 | 1989-02-03 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02306338A true JPH02306338A (ja) | 1990-12-19 |
Family
ID=12150055
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2350590A Pending JPH02306338A (ja) | 1989-02-03 | 1990-01-31 | マイクロプログラム制御装置 |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0381225A3 (ja) |
| JP (1) | JPH02306338A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6223282B1 (en) | 1997-12-29 | 2001-04-24 | Samsung Electronics Co., Ltd. | Circuit for controlling execution of loop in digital signal processing chip |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57153341A (en) * | 1981-03-19 | 1982-09-21 | Mitsubishi Electric Corp | Microprogram processing system |
| JPS6453233A (en) * | 1986-12-01 | 1989-03-01 | Nec Corp | Microprocessor |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5856164A (ja) * | 1981-09-30 | 1983-04-02 | Toshiba Corp | デ−タ処理装置 |
-
1990
- 1990-01-31 JP JP2350590A patent/JPH02306338A/ja active Pending
- 1990-02-02 EP EP19900102081 patent/EP0381225A3/en not_active Withdrawn
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57153341A (en) * | 1981-03-19 | 1982-09-21 | Mitsubishi Electric Corp | Microprogram processing system |
| JPS6453233A (en) * | 1986-12-01 | 1989-03-01 | Nec Corp | Microprocessor |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6223282B1 (en) | 1997-12-29 | 2001-04-24 | Samsung Electronics Co., Ltd. | Circuit for controlling execution of loop in digital signal processing chip |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0381225A3 (en) | 1991-08-07 |
| EP0381225A2 (en) | 1990-08-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3176093B2 (ja) | マイクロプロセッサの割込み制御装置 | |
| US5596733A (en) | System for exception recovery using a conditional substitution instruction which inserts a replacement result in the destination of the excepting instruction | |
| US4833640A (en) | Register bank change including register to register transfer in a data processing system | |
| EP0357188A2 (en) | Pipelined processor | |
| JPH0831032B2 (ja) | データ処理装置 | |
| JPH0348537B2 (ja) | ||
| KR970003321B1 (ko) | 코프로세서 지정 시스템 | |
| JPH1083305A (ja) | 自己整合スタック・ポインタを有するデータ処理システムおよびその方法 | |
| JPH04188229A (ja) | 浮動小数点演算処理装置 | |
| JPH0810437B2 (ja) | 仮想計算機システムのゲスト実行制御方式 | |
| JPH02306338A (ja) | マイクロプログラム制御装置 | |
| JPH0377137A (ja) | 情報処理装置 | |
| KR930005767B1 (ko) | 마이크로프로그램 제어를 기초로한 데이타 처리장치 | |
| JPS6242301B2 (ja) | ||
| JPH02191042A (ja) | 割込み制御方式 | |
| JP2574918B2 (ja) | 割り込み復帰処理方式 | |
| JP2850377B2 (ja) | マイクロコンピュータ | |
| JP3168663B2 (ja) | 情報処理装置 | |
| JPH0764822A (ja) | マイクロコンピュータ | |
| JP2597744B2 (ja) | 分岐制御方法 | |
| JP2871171B2 (ja) | マイクロコンピュータ | |
| JPH02277130A (ja) | マイクロプロセッサ | |
| JPH02254541A (ja) | 条件分岐命令の制御方式 | |
| JPH01156824A (ja) | マイクロプロセッサ | |
| JPS58217054A (ja) | デ−タ処理装置 |