JPH02302056A - 薄膜パターンのアライメント方法 - Google Patents

薄膜パターンのアライメント方法

Info

Publication number
JPH02302056A
JPH02302056A JP1121504A JP12150489A JPH02302056A JP H02302056 A JPH02302056 A JP H02302056A JP 1121504 A JP1121504 A JP 1121504A JP 12150489 A JP12150489 A JP 12150489A JP H02302056 A JPH02302056 A JP H02302056A
Authority
JP
Japan
Prior art keywords
line
alignment
pattern
ridgeline
symmetry
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1121504A
Other languages
English (en)
Other versions
JP2765949B2 (ja
Inventor
Shigeo Aoki
青木 茂夫
Ritsuo Fukaya
律雄 深谷
Masakatsu Saito
斉藤 正勝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP1121504A priority Critical patent/JP2765949B2/ja
Publication of JPH02302056A publication Critical patent/JPH02302056A/ja
Application granted granted Critical
Publication of JP2765949B2 publication Critical patent/JP2765949B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、薄膜パターンの形成に係シ、特に該パターン
のアライメント精度向上に好適な薄膜パターンのアライ
メント方法に関する。
〔従来の技術〕
薄膜パターンのアライメントを取るための従来の方法は
、アライメントすべきパターン間に同形の図形を設け、
それらを重合わせるよ5な方法を取っていた。
しかし、との方法では、重合わせる側のパターンの寸法
がそのエツチング状態により変化していることがあ)、
結果的にアライメント精度が低下してしまうことがあっ
た。
〔発明が解決しようとする1llla)上記従来の技術
においては、1合わせの基準となる下地パターンと重合
わせるべきパターンを同形のものとして、両者が一致す
るように1合わせることでアライメントを取っている。
このため、下地パターンの形成の際のエツチングの微妙
な変化による該パターンの太)や細)の発生があると、
合わせられる側のパターンとに一致がなされなくなり、
作業者は設計時のパターンとのずれを目分量で推定し丸
上でアライメントを取らざるをえず、精度が低下すると
いう問題があった。
本発明の目的は、下地パターンのエツチング状態によら
ずに、精度の高いアライメントを可能とした薄膜パター
ンのアライメント方法を提供することにある・ 〔課題を解決するための手段〕 上記目的は、エツチングの状態にかかわらずに利用でき
る基準線あるいは基準点(たとえば、線対称に配置した
パターンを用いて基準となる対称線あるいは基準点を設
け、この基準線あるいは基準点をもとにしてアライメン
トを得るようkすることによって達成される。
〔作用〕
従来のような図形では、エツチング状態に起因する図形
の太)、細シなどによυ、基準となる線、点が移動して
しまう。
そこで、前述の様に線対称に配置したパターンを用いれ
ば、それぞれの図形の太り、細シは生じるが、対称線は
、不動である。さらに、この対称線は、パターンの位置
形状を考慮すれば容易に作シ出すことができる〇 この不動な対称線に対して、合わせようとする図形をア
ライメントすれば、精度の良いアライメントが実現され
る。
〔実施例〕
以下、本発明の一実施例を説明するための薄膜パターン
の平面図であって、1は下地パターンの対称線、2A、
2B、は対称線1に対して対称な下地パターン、2B、
2B’  はテーパの上端のライン、3は対称線1と一
致する稜線、4はアライメント用マーク、5はアライメ
ント用マーク4におけるアライメントすべき線、6はア
ライメントすりべき線が明瞭な先端部分である◎ また、第2図は第1図のA −A’  断面図、第5図
は第1図のB−B” 断面図である。
第1図、第2図および第5図において、対称線1を挟ん
で配置された半円状のバメー72A、2Bがある。パタ
ーンはイオンミリングによシ側壁にテーパーを形成して
あシ、テーパー上端の線2A’、2B’  が存在する
。このテーパーによって対称線1上には、稜線3が形成
される。この稜線3は、イオンミリング状態の変動など
によらず、対称1111上に位置することになる。
この稜線6に、アライメント用マーク4の上のアライメ
ント線5を明確化している先端6をアライメントするこ
とによシ、対称線1とアライメント線5は一致する。
この実施例によればアライメントの精度にエツチング条
件のばらつきが入らず、精度の高いアライメント効果が
ある。
第4図は本発明における他の下地パターンの例を示す平
面図であって、第1図と同一符号は同一部分に対応する
本発明は下地となるパターン2A、2Bを第4図に示し
たようなものとすることもできる。
第5図は本発明におけるアライメントマークの他の例を
示す平面図であって、同図(’L  (b)t(C)の
谷側に示すように、アライメント用マーク4の、先端6
が明確なものであればよい口〔発明の効果〕 以下説明したように、本発明によれば、下地パターンの
基準線が移動しないので、アライメント精度を向上させ
た優れた薄膜パターンのアライメント方法を提供するこ
とができる0
【図面の簡単な説明】
第1図は本発明の一実施例を説明するための薄膜パター
ンの平面図、第2図は第1図のA −A’断面図、第3
図は第1図のB−B’断面図、第4図は本発明の他の実
施例を説明するための薄膜パターンの平面図、第5図は
本発明におけるアライメントマークの他の例を示す平面
図である01・・・下地パターンの対称線、2A、2B
・°・下地パターンのテーパー下のライン、2A’、2
B’・・・下地パターンのテーパー上のライン、3・・
・テーパ一部分で形成される稜線、4・・・アライメン
トすべきマーク、5・・・アライメントすへt!4線s
  6・・・アライメントすべき線が明確となっている
先端部分。

Claims (1)

    【特許請求の範囲】
  1. 1、線対称、かつこの対称線上で交わる図形の、各々の
    パターン側壁のテーパ部分で形成される、上記対称線と
    一致する稜線を有する下地パターンと、この下地パター
    ンの稜線を、アライメントすべき線がパターン先端に明
    確に表現されているアライメントマークの先端に一致さ
    せることを特徴とする薄膜パターンのアライメント方法
JP1121504A 1989-05-17 1989-05-17 薄膜パターンのアライメント方法 Expired - Lifetime JP2765949B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1121504A JP2765949B2 (ja) 1989-05-17 1989-05-17 薄膜パターンのアライメント方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1121504A JP2765949B2 (ja) 1989-05-17 1989-05-17 薄膜パターンのアライメント方法

Publications (2)

Publication Number Publication Date
JPH02302056A true JPH02302056A (ja) 1990-12-14
JP2765949B2 JP2765949B2 (ja) 1998-06-18

Family

ID=14812829

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1121504A Expired - Lifetime JP2765949B2 (ja) 1989-05-17 1989-05-17 薄膜パターンのアライメント方法

Country Status (1)

Country Link
JP (1) JP2765949B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61236117A (ja) * 1985-04-12 1986-10-21 Hitachi Ltd パタ−ンの位置検出方法
JPS633416A (ja) * 1986-06-24 1988-01-08 Sony Corp 半導体装置
JPS63250146A (ja) * 1987-04-06 1988-10-18 Nec Yamagata Ltd 位置決め装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61236117A (ja) * 1985-04-12 1986-10-21 Hitachi Ltd パタ−ンの位置検出方法
JPS633416A (ja) * 1986-06-24 1988-01-08 Sony Corp 半導体装置
JPS63250146A (ja) * 1987-04-06 1988-10-18 Nec Yamagata Ltd 位置決め装置

Also Published As

Publication number Publication date
JP2765949B2 (ja) 1998-06-18

Similar Documents

Publication Publication Date Title
JPH11126746A (ja) 重ね合わせ精度測定パターン及び重ね合わせ精度測定方法
JPH02302056A (ja) 薄膜パターンのアライメント方法
JP3580992B2 (ja) フォトマスク
JPH0226636Y2 (ja)
JPH07192994A (ja) 電子線露光の位置合わせマークおよび電子線露光の位置合わせマークの検出方法
JPS6219856A (ja) パタ−ン被形成基板の位置合わせ方法
JPH0753881Y2 (ja) 距離割出治具
JPH0523490B2 (ja)
JPS61240417A (ja) 磁気ヘツドの製造方法
JP3982436B2 (ja) スローアウェイチップの外周研磨方法
US1340623A (en) Coordinator
KR0179148B1 (ko) 정렬도 측정용 오버레이 패턴구조
JPS63311798A (ja) 位置合せマ−ク
US7236245B2 (en) Overlay key with a plurality of crossings and method of measuring overlay accuracy using the same
JPS60145618A (ja) 半導体装置の製造方法
KR0143576B1 (ko) 오버레이 측정용 패턴
JPS646192Y2 (ja)
JPH08321453A (ja) 半導体装置用目合わせ方式
JPH11274253A (ja) 半導体素子の誤整列測定パターン
JPS63311735A (ja) アライメント精度用ドツトバ−ニア
JPS6027677Y2 (ja) 製図用テンプレ−ト
JPH08262691A (ja) チェック用マスクパターン
JPS6236821A (ja) 内部位置合せパタ−ンを有するlsi
JPS62177923A (ja) アライメント精度評価方法
JPH0758682B2 (ja) 露光方法