JPH02302051A - テープキャリア - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明はテープキャリアにおけるリードと半導体素子の
電極の接続構造に関する。

［従来の技術］ 従来のテープキャリアのリードは、第２図に示すように
、半導体素子の電極１個に対し、１本のリードが、それ
ぞれ接続されていた。

［発明が解決しよ５とする課題］ しかし、前述の従来技術では、接続した半導体素子の電
極がＧＮＤ端子であった場合、１本のリードでは電気抵
抗が高すぎて、半導体素子のＧＮＤにノイズがのりやす
く、誤動作の原因になっていた。また、電源端子であっ
た場合には、リードの抵抗成分によって電圧降下が起こ
り、半導体素子に供給される電圧が低（なって、ラッチ
アップ現象が起こって故障の原因となった。。さらに、
信号端子であった場合、抵抗成分によって信号のなまり
を生じて、動作が遅くなるといった問題があった。

そこで、本発明はこのような問題点を解決するもので、
その目的とすると・ころは半導体素子の電極に接続され
るリードの抵抗を小さくして、誤動作や故障が起こりに
くいテープキャリアを提供することにある。

口課題を解決するための手段］ 本発明のテープキャリアは、半導体素子の電極に接続さ
れるリードが、半導体素子の近傍か、あるいは半導体素
子上で２本以上に分岐して、半導体素子の複数の電極に
接続されていることを特徴とする。

［実施例］ 第１図は本発明の実施例における平面図であって、半導
体素子１の！極にリード群４が接続されている。電極に
接続されるリード（以下、インナーリードと言う）は、
電極の大きさにあわせて外部リード１Ｄよりも細（形成
されている。デバイス穴２は通常、半導体素子１よりも
ｌ１３ｍｍから１閣程度大きく開けられている。基材の
帯６は後に、破線７あるいは１点鎖線８で半導体素子１
が抜き取られた後にリード群４が変形しないために設け
られている。破線７で抜き取られた半導体素子は、基材
の帯６の位置で外部回路基板と半田付は等により接続さ
れる。また、１点鎖線８で抜き取られた半導体素子は、
スリット３の位置で接続される。

る場合の実装面積を小さくすることができる７ここで、
インナーリード４は従来例＆同様に１本の外部リード１
０に対して１本のインナーリードで１箇所の電極に接続
されている。しかし、リード群５は１本の外部リードが
デバイス穴内において２本あるいは３本に分岐して、２
箇所あるいは３Ｗｉ所の電極と接続されている。ただし
、該２箇所あるいは３箇所の電極は、同じ信号の電極か
、あるいは同レベルの信号を入力する電極でなげればな
らない。

前述したように１インナーリードは外部リードよりも細
（形成されているが、２本以上に分岐して電極に接続さ
れることにより、インナーリードの電気抵抗を小さくす
ることができる。また、１本の外部リードから同じ信号
の電極に複数のインナーリードな接続するので、その内
の１本がオーブンした場合でも電気抵抗が大きくなるだ
けで済み、完全な不良になることはない。

さらに、２箇所以上の電極に対し１本の外部リードを形
成するだけでよい為、外部リードの数を減らすことがで
きるので、外部回路基板に接続す［発明の効果コ 以上述べたように本発明によれば、インナーリードを複
数に分岐して半導体素子の電極に接続することにより、
インナーリードの電気抵抗を小さくでき、１本の信号線
を複数の接続で半導体素子に入力できるので゛、テープ
キャリアの誤動作がなくなり、故障も極めて少なくなる
。

さらに、外部リードの本数を減らすことが出来るので、
実装面積が小さくなるとい５効果を有する。

【図面の簡単な説明】

第１図は従来のテープキャリアを示す平面図。 第２図は本発明のテープキャリアの実施例を示す平面図
。 １・・・・・・・・・・・・半導体素子２・・・・・・
・・・・・・デバイ−ス穴４．５・・・・・・リード 第　　１　　図

Claims (1)

【特許請求の範囲】
1. 半導体素子の電極に接続されるリードが、半導体素子の
   近傍か、あるいは半導体素子上で２本以上に分岐して、
   半導体素子の複数の電極に接続されていることを特徴と
   するテープキャリア。