JPH0230161A - 半導体集積回路装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野］ 本発明は半導体集積回路の製造方法、とくに集積回路内
の回路要素間の分離°方法に関し、より正確には半導体
基板上に成長されたエピタキシャル層を相互に絶縁され
かつ半導体基板から電位的に浮かされた複数個の島状の
半導体領域に分割し、この各半導体領域内に回路要素な
いしは回路要素群を作り込みかつ相互接続してなる半導
体集積回路装置において、半導体領域をエピタキシャル
層から分割する方法に関する。

〔従来の技術〕

半導体集積回路装置内にはトランジスタ、ダイオード、
抵抗等の多数の回路要素が作り込まれ、また同じトラン
ジスタといってもバイポーラトランジスタ、ＭＯＳ）ラ
ンジスタ等の異種のものが一緒に作り込まれることもあ
るので、集積回路を構成するこれらの要素が同じ半導体
チップ内で回路上の干渉を起こすおそれがある。このた
め従来から、回路要素を作り込むべき上述のエピタキシ
ャル層を複数個の島状の半導体領域に分割して、回路動
作時には半導体基板から電位的に浮いた状態で回路動作
する独立な領域として置いた上で、回路要素ないしは回
路要素群をこれらの半導体領域にそれぞれ作り込んだ後
に、所定の回路を構成するように相互接続することが行
なわれている。

よく知られていることであるが、第３図および第４図は
かかる従来例を図示するものである。

第３図（ａ）において、半導体基板１は例えば図示のよ
うにｐ形でであって、その表面から埋込層２を設けるべ
き部分にｎ形の不純物を拡散した後、高抵抗性のエピタ
キシャル層３をｎ形で成長させる。さらに、エピタキシ
ャル層３の表面にプロセス酸化膜２０を付け、これをマ
スクとしてｐ形の不純物を半導体基Ｆｉｌに達するまで
深く拡散させることにより分離層５を作り込んで、エピ
タキシャル層３を半導体基板１からいわゆる接合分離さ
れた複数個の半導体領域１０に分割する。この例では同
図伽）に示すように、図の左側の半導体領域１０にはバ
イポーラのｎｐｎ　）ランジスタＢＴｎが、右側の半導
体領域にはｎチャネル電界効果トランジスタＦＴｎおよ
びｐチャネル電界効果トランジスタＦＴｐかそれぞれ作
り込まれる。

同図（ｂ）では、まず埋込層２に達するｎ形のコレクタ
接続層１１．ｐ形のウェル１２およびＰ形のベース層１
３を順次拡散した後、電界効果トランジスタを作り込む
べき場所の酸化ＩＰＪ２０を薄いゲート酸化１２１を付
は替えてその上にシリコンゲート１４を設け、このゲー
ト１４をマスクとしてＰ形のソース・ドレイン層１５を
イオン注入法により拡散し、ついでｎ形のエミツタ層１
６およびソース・ドレイン層１７を同様に拡散して図示
の状態とする。

この集積回路の回路動作時には、半導体基板１を接地電
位Ｅとし、バイポーラトランジスタ用の左側の半導体領
域１０には正の電源電圧Ｖが、電界効果トランジスタ用
の右側の半導体領域ｌＯには別の正の電源電圧Ｖｄがそ
れぞれ掛けられる。これによって、ｐ形の半導体基板１
や分離層５とｎ形の半導体領域１０や埋込層２との間の
ｐｎ接合に逆バイアスが掛かって、両手導体領域ｌＯが
互いに独立に半導体基板１から電位的に浮かされ、バイ
ポーラトランジスタと電界効果トランジスタとの間の回
路動作上の干渉が防止される。

ところが、第３図の接合分離方式では半導体ｆｉｌ域の
分離用にそれと逆導電形の分離層を用いるため、寄生ト
ランジスタや寄生容量が回路要素ないしは回路要素群に
付随して発生しやすい問題がある。同図ら）には、バイ
ポーラトランジスタＢＴｎに付随する寄生トランジスタ
Ｔが例示されており、図かられかるようにこの寄生トラ
ンジスタはｐ形のベース層１３．ｎ形の半導体領域１０
およびｐ形の分離層５ないしは半導体基板１からなるＰ
ｎｌ）　）ランジスタであり、この寄生トランジスタＴ
がなんらかの原因で導通すると、バイポーラトランジス
タＢＴｎはもちろん正常に動作しなくなる。

第４図はこのような寄生トランジスタや寄生容量の発生
のおそれのない絶縁分離方式を示すもので、第３図と同
じ部分には同じ符号が付けられている。この従来技術で
は、同図（ａ）に示すように前例の分離層のかわりにエ
ピタキシャル層３の表面からＶ形の溝６を切り、溝表面
を酸化膜等の絶縁膜７で覆った上で、溝内を多結晶シリ
コン等の充填層８で埋める。絶縁膜８を酸化膜とすれば
、図示のように後工程用のプロセス酸化１２０と共用に
することができる。これらの絶縁膜７と充填層８とによ
ってエピタキシャル層３から半導体領域１０を絶縁的に
分割した後は、両種トランジスタ用の各半導体層を前の
従来例と全く同じ要領で各半導体領域１０内に作り込ん
で同図（ｂ）の状態とする。また、回路動作時のｉｓ雷
電圧掛は方も前の従来例と同じである。

〔発明が解決しようとする課題］ エピタキシャル層から半導体領域を上述のように絶縁分
離した集積回路装置は、寄生トランジスタや寄生容量の
発生がほとんどなく、回路要素とくにトランジスタの性
能を上げかつその動作信顛性を向上できるが、回路要素
用の半導体層を作り込むための高温処理時にウェハに反
りや割れが出やすく、このため集積回路の製作歩留まり
が低下する問題がある。

ウェハに反りが出る原因は、エピタキシャル層３ないし
半導体領域１０の結晶シリコンと充填層８との間に熱膨
張係数の差があることである。充填層８に前述のように
多結晶シリコンを用いるのはこの差を少なくするためで
あるが、それでも単結晶シリコンとの熱膨張係数の差が
完全にはなくならないので、第４図（ｂ）の例えばコレ
クタ接続層１１のような深い半導体層用の不純物を高温
で長時間掛けて熱拡散させる際に、ウェハに図でＢで示
すような反りが出て元に返らなくなる。ウェハが反って
しまうと、容易にわかるように以後のフォトプロセス時
のマスク合わせ精度が落ちて、不良品が出やすくなる。

また、ウェハが割れる原因は、熱処理時にＶ形溝６の底
の先端部に熱歪みが集中して、第４図（ｂ）のようにク
ランクＣが発生しやすいことにある。

本発明の目的は、絶縁分離方式の利点を生かしながら、
製造プロセス中に生じやすいウェハの変形や割れを防止
できる半導体集積回路装置の製造方法を提供することに
ある。

〔課題を解決するための手段〕

この目的は本発明によれば、冒頭に記載のように半導体
基板上に成長されたエピタキシャル層を相互に絶縁され
かつ半導体基板から電位的に浮かされた複数個の島状の
半導体Ｍｂ１に分割し、この半導体領域内に集積回路を
構成する回路要素ないしは回路要素群をそれぞれ作り込
みかつ相互接続してなる半導体集積回路装置を、回路要
素用の半導体層を半導体領域に分割される前のエピタキ
シャル層内に拡散により作り込む半導体層拡散工程と、
その後にエピタキシャル層を半導体領域に分割する分離
溝をエピタキシャル層表面から少なくとも半導体基板に
達する深さに掘り込む分離溝掘込工程と、この分離溝内
を絶縁的に充填する分離溝充填工程と、その後に集積回
路を構成する回路要素間を接続膜を介して相互に接続す
る接続膜工程とを経て製造することにより達成される。

上記構成中の分離溝充填工程では、従来と同様に分離溝
の表面を酸化膜等の絶縁膜でまず覆った後に、多結晶シ
リコン等の充填層で溝を充填し、あるいは単純に耐熱性
の絶縁材料で分離溝を充填してしまう手段を採ることが
できる。

〔作用〕

従来の絶縁分離構造を施したウェハが変形や割れを発生
する原因が、絶縁分離構造そのものにあるのではなく、
絶縁分離済みの各半導体領域内に回路要素用半導体層を
作り込む際にウェハに高温が掛かることにある点に着目
して、本発明では、高温での拡散を要する回路要素用半
導体層を絶縁分離前のエピタキシャル層の各半導体領域
に分離すべき範囲内に上記構成にいう半導体層拡散工程
でまず作り込んで置いた後に、上記構成中の分離溝掘込
工程と分離溝充填工程とによりエピタキシャル層を各半
導体Ｍ域に絶縁分離する手段を採ることにより問題を解
決する。

もっとも本発明方法においても、分離溝充填工程でウェ
ハに比較的高温が掛かるが、半導体層の拡散時の温度が
少なくとも１０００°Ｃ以上であるに対して、分離溝の
充填に多結晶シリコンを用いてもその成長に必要な温度
は高くても６００〜７００℃で済む、このため、分離溝
充填工程中に溝底部に掛かる熱応力は従来よりずっと少
なく、ウェハにクラックや割れが発生するおそれがほと
んどなくなる。また、この程度の温度下で分離溝を充填
されたウェハに冷却時に反りが発生することはほとんど
なく、それ以降の接続膜工程等においてもウェハに充填
時板上の温度を掛ける要がないので、ウェハは反りのな
い状態のままで完成される。

つまり本発明方法は、絶縁分離のための分離溝掘込工程
および分離溝充填工程を最も高温処理を要する半導体層
拡散工程が済んだ後に行ない、分離溝充填工程後にはと
（に高温処理を要しない接続膜工程を行なえば済むよう
にすることにより、課題の解決に成功したものである。

〔実施例〕

以下、図を参照しながら本発明の詳細な説明する。第１
図は本発明による半導体集積回路の製造方法をＢＩＣＭ
Ｏ３集積回路装置に実施した例を主な工程ごとの状態で
示すもので、前に説明した第３図および第４図と共通の
部分には同じ符号が付されている。

第１図（ａ）は本発明方法を適用する前のウェハの状態
を示すもので、この例でのウェハはｐ形の半導体基板１
とｎ形の埋込層２とその上に成長されたエピタキシャル
層３とからなる。エピタキシャル層３の厚みは例えばｌ
Ｏ−とされる。図の左右の埋込層２が設けられた範囲が
各半導体領域に絶縁分離されるべき範囲であるが、本発
明方法ではこの分離前に同図し）の半導体層拡散工程に
入る。この半導体層拡散工程における各半導体層を拡散
により作り込む要領は、前の第３図ないしは第４図と全
く同じでよい、なお、本発明方法では半導体領域が絶縁
分離されるので、バイポーラトランジスタ用のコレクタ
接続Ｊｉｌｔをベース層１３を取り囲むいわゆるコレク
タウオール層として寄生トランジスタの発生を防止する
要がなく、その分だけチップの所要面積を接合分離方式
の場合より節約することができる。

この実施例における同図（Ｃ）の分離溝掘込工程では、
異方性の化学エツチングを用いるフォトプロセスにより
、エピタキシャル層３の表面から分離溝３０をＶ字状に
半導体基板１に達するまで掘り込む、この分離溝３０は
平面的には枠状のパターンで掘り込まれるので、これに
よってエピタキシャルＮ３が半導体基板ｌおよび埋込層
２上の島状の半導体領域１０に分離される。

同図（ｄ）は分離溝充填工程完了後の状態を示す。

この実施例における分離溝３０の充填には、従来と同様
に絶縁１１５＄４１と充填層４２が用いられる。絶縁膜
４１は、接続膜下用の絶縁膜２２と共用する上ではシリ
コン酸化膜とするのが便利で、このためにシランと酸素
の混合反応ガスを用いる減圧ＣＶＤ法により、例えば４
００°Ｃ，１時間程度の条件下でいわゆるＣＶＤ酸化膜
を１−程度の厚みに成長させる。

もちろん、絶縁膜４１は酸化膜２２とは別個に成長ない
し被着するようにしてもよい、充填層４２には従来と同
様に多結晶シリコンを用いるのがよく、絶縁膜４１の上
に前と同じく減圧ＣＶＤ法によりシランを反応ガスとし
て例えば６３０°Ｃ，１０時間の条件で多結晶シリコン
を５１！ｍ程度の厚みに全面成長させることにより分離
溝３０を完全に充填した上で、ドライエツチングを用い
るフォトプロセスによって溝部以外の多結晶シリコンを
除去して図示の状態とする。

同図（ｅ）は接続膜工程を完了しかつ保護膜２４を被着
した完成時の状態を示す、接続膜工程では、上側の酸化
膜２２および下側の酸化１ｌｌＩ２０またはゲート酸化
ｗＡ２１にフォトエツチングにより窓を明け、接続用の
アルミ等の金属を全面被着し上で、そのフォトエツチン
グによって接続膜５０を例えば図示のようなパターンに
形成する。この例では、２個の電界効果トランジスタＰ
ＴｎとＦＴｐがこの接続膜５０によって図示のように直
列接続されており、またバイポーラトランジスタＢＴｎ
と電界効果トランジスタＦＴｎとの間も相互に接続され
ている。後者の相互接続に際しては、この実施例では接
続膜５０が分離溝の上を横切る個所にそれと充填層４２
との間に別の薄い絶縁膜２３が設けられている。充填層
４２の下には絶縁膜４１がすでにあるので、この絶縁膜
２３は必ずしも必要なものではないが、前述の窓明は前
に充填層４２としての多結晶シリコンを例えば短時間内
酸化することにより、かかる絶縁膜２３を容易に付ける
ことができる。このように接続膜５０を形成した後は、
その上に通例のように窒化シリコン等の保！１１膜２４
を比較的低温下のＣＶＤ法によって成長させて、図示の
ような完成状態とすることができる。

集積回路装置の動作時には、従来と同じく半導体基板ｌ
を接地電位已に置き、例えば図の左右両側の接続膜５０
に電源電圧を与えることにより、バイポーラトランジス
タが作り込まれた左側の半導体領域に電位■を、電界効
果トランジスタが作り込まれた右側の半導体領域に別の
電位Ｖｄを掛けた状態で使用される。この実Ｍ例におけ
る絶縁分離構造は、バイポーラトランジスタと電界効果
トランジスタとの相互間にもちろん限らず、両種トラン
ジスタそれぞれの相互間にも必要に応じて設けられる。

第２図は本発明方法の異なる実施例を第１図（（１）に
対応する状態で示すものである。この実施例での分離溝
掘込工程では、ＮＦｓやＣＦ４を反応ガスとする異方性
のドライエツチング法を利用したフォトエツチングによ
り、分離溝３１が半導体基板ｌに達するように例えば１
０−強の深さに５〜１０−の幅で掘り込まれる０分離溝
充填工程における充填層４３には、この実施例ではシリ
カ膜が用いられる。

このシリカ膜用の材料には、例えば水酸化珪素系化合物
と有機バインダとを有機溶剤で１０％程度の濃度に溶い
たもの（例えば東京応化■の０ＣＤ）を用いることがで
き、これをスピンナ等の手段で塗着しかつよく乾燥した
後に４００〜５００°Ｃで焼き付けることにより、やや
脆弱だが絶縁性の純粋なシリカ膜として図示のように溝
を絶縁的に充填することができる。

かかる分離溝掘込工程および分離溝充填工程の前の半導
体層拡散工程は第１図の実施例と全く同じ要領であって
よく、以降の接続膜工程も第２図の状態に酸化Ｐａ２２
を施した上で、第１図の場合と同様にすることができる
。この実施例は分離溝充填工程が前の実施例よりも短い
時間で済む特長を有する。

試作の結果、以上いずれの実施例においても、ウェハプ
ロセス完成時のウェハに反りはほとんど認められず、ま
たそれまでにウェハの割れが発生するようなこともほぼ
皆無になった。なお、分離溝は第１図の実施例ではＶ形
溝、第２図の実施例では直角溝としたが、これらの溝形
状は互いに入れ換えても、またいずれとも異なる断面形
状にしてもとくに支障は生じない。

〔発明の効果〕

以上述べたとおり本発明方法では、半導体基板上に成長
されたエピタキシャル層を相互にｍ縁されかつ半導体基
板から電位的に浮かされた複数個の島状の半導体領域に
分割し、この半導体領域内に集積回路を構成する回路要
素ないしは回路要素群をそれぞれ作り込みかつ相互に接
続してなる半導体集積回路の製造に当たって、まず半導
体層拡散工程において回路要素用の半導体層を半導体領
域に分割される前のエピタキシャル層内に作り込んで置
いた後に、分離溝をエピタキシャル層表面から少なくと
も半導体基板に達する深さに掘り込む分離溝掘込工程と
、この分離溝内を絶縁的に充填する分離溝充填工程とに
よって、エピタキシャル層から半導体領域を絶縁分離す
るようにしたので、最も高い処理温度を要する半導体層
拡散工程はこの分離溝を用いる絶縁分離前にすでに済ん
でおり、かつその後の接続膜工程において集積回路を構
成する回路要素間を接続膜を介して相互に接続する際に
も分離溝充填工程時よりも高い温度がウェハに掛かるこ
とがなくなり、これによって従来高温処理後のウェハに
反りや割れが発生しやすかった問題をほぼ完全になくす
ことができる。

これによって、半導体集積回路の製造歩留まりを従来よ
り２０％程度向上することができるほか、従来は歩留ま
りが低いために採用できなかった半導体集積回路装置に
も絶縁分離方式を採用することにより、回路要素に５付
随して寄生トランジスタや寄生容量が発生することがな
く、かつ半導体領域間のいわゆる分離耐圧が高い優れた
性能の半導体集積回路装置を提供することができる。ま
た、分離溝充填工程後に高温処理が不要な点を利用して
、充填層に前述のシリカ膜のような簡単な充填材料を用
いることにより、製作に要する時間を短縮して製造コス
トを下げることができる。

これらの特長をもつ本発明方法は、バイポーラ形、ＭＯ
Ｓ形、８１ＭＯ３形等の各種の半導体集積回路装置に広
く適用が可能で、とくに高性能ないし高耐圧を要する半
導体集積回路装置の性能と経済性を向上できる著効を有
する。

【図面の簡単な説明】

第１図および第２図が本発明に関し、第１図は本発明に
よる半導体集積回路装置の製造方法の実施例を主な工程
ごとの状態で示す集積回路装置の一部拡大断面図、第２
図は本発明の異なる実施例を分離溝充填工程終了後の状
態で示す集積回路装置の一部拡大断面図である。第３図
以降は従来技術に関し、第３図は従来の接合分離方式の
集積回路装置の主な工程時の状態を示す断面図、第４図
は従来の絶縁分離方式の集積回路装置の主な工程時の状
態を示す断面図である０図において、１：半導体基板、
２：埋込層、３：エピタキシャル層、５：接合分離層、
６：分離溝、７：絶縁膜、８：溝充填層、ｌＯ二半導体
領域、１１：コレクタ接続層、１２：ウェル、１３：ベ
ース層、１４：ゲート、１５：ソース・ドレイン層、１
６：エミツタ層、１７：ソース・ドレイン層、２０Ｆプ
ロセス酸化膜、２１：ゲート酸化膜、２２：酸化膜、２
３：絶縁膜ないし酸化膜、２４：保護膜、３０：分離溝
としてきＶ形溝、３１：分離溝としての直角溝、４１：
絶縁膜ないしはＣＶＤ酸化膜、４２：充填層としての多
結晶シリコン、４３：充填層としてのシリカ膜、Ｂ：ウ
ェハの反り、Ｃ：ウェハのクラック、ＢＴｎ　：　　ｎ
ｐｎバイポーラトランジスタ、ＰＴｎ　：　ｎチャネル
電界効果トランジスタ、ＦＴＰ　：　Ｐチャネル電界効
果トラｗ１１図

Claims (1)

【特許請求の範囲】
1. 半導体基板上に成長されたエピタキシャル層が相互に絶
   縁されかつ半導体基板から電位的に浮かされた複数個の
   島状の半導体領域に分割され、この半導体領域内に集積
   回路を構成する回路要素ないしは回路要素群がそれぞれ
   作り込まれかつ相互に接続されてなる半導体集積回路装
   置の製造方法であって、回路要素用の半導体層を半導体
   領域に分割される前のエピタキシャル層内に拡散により
   作り込む半導体層拡散工程と、その後にエピタキシャル
   層を半導体領域に分割する分離溝をエピタキシャル層表
   面から少なくとも半導体基板に達する深さに掘り込む分
   離溝掘込工程と、この分離溝内を絶縁的に充填する分離
   溝充填工程と、その後に集積回路を構成する回路要素間
   を接続膜を介して相互に接続する接続膜工程とを含んで
   なる半導体集積回路装置の製造方法。