JPH0229822A - コンピュータシステム - Google Patents
コンピュータシステムInfo
- Publication number
- JPH0229822A JPH0229822A JP18112188A JP18112188A JPH0229822A JP H0229822 A JPH0229822 A JP H0229822A JP 18112188 A JP18112188 A JP 18112188A JP 18112188 A JP18112188 A JP 18112188A JP H0229822 A JPH0229822 A JP H0229822A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- program
- cpu
- switching sequence
- memories
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 57
- 239000013256 coordination polymer Substances 0.000 claims 1
- 230000006870 function Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
Landscapes
- Stored Programmes (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的コ
（産業上の利用分野）
この発明は、特に／４’−ンナルコンピュータに用いて
好適な主メモリ切替え機能付きのコンビエータシステム
に関する。
好適な主メモリ切替え機能付きのコンビエータシステム
に関する。
（従来の技術）
昨今のツクーソナルコンピュータでは、主メモリをバッ
クアップし、電源を切りたときの状態を電源オンしたと
きに直ちに再現する機能、−わゆる「リジューム・モー
ド」と称される機能を持つものがある。これは電源オフ
したときにハードウェアの状態を退避させるとともに、
主メモリの内容をバッテリバックアップし、再び電源を
入れると退避させられたときのハードウェアの状態を復
元し、中断したプログラムを再び実行することによシな
される。
クアップし、電源を切りたときの状態を電源オンしたと
きに直ちに再現する機能、−わゆる「リジューム・モー
ド」と称される機能を持つものがある。これは電源オフ
したときにハードウェアの状態を退避させるとともに、
主メモリの内容をバッテリバックアップし、再び電源を
入れると退避させられたときのハードウェアの状態を復
元し、中断したプログラムを再び実行することによシな
される。
（発明が解決しようとする課題）
ところで、この種パーソナルコンビ二一夕では退避のた
めに用いられるハードウェアアップメモリが１個分しか
ないのが通常である。このため、電源を切ったときの状
態１個分しか再現できないことになる。
めに用いられるハードウェアアップメモリが１個分しか
ないのが通常である。このため、電源を切ったときの状
態１個分しか再現できないことになる。
本発明は上記事情に鑑みてなされたものであシ、シング
ルユーザでのみ動作するコンピュータにマルチューデ機
能を、また、シングルユーザにおｈては停止したマルチ
ジ冒ブ機能を実現するコンビエータシステムを提供する
ことを目的とする。
ルユーザでのみ動作するコンピュータにマルチューデ機
能を、また、シングルユーザにおｈては停止したマルチ
ジ冒ブ機能を実現するコンビエータシステムを提供する
ことを目的とする。
［発明の構成］
（課題を解決するための手段）
本発明は、異なるオペレーティングシステム及びアプリ
ケージ璽ンソフトウェアが記憶されるそれぞれの主メそ
すと、あるキーシーケンスによりいずれか一方のソフト
ウェアを実行する本体ＣＰＵと、上記キーシーケンスを
検出すると、ＣＰＵレジスタ他そのプログラム再開時時
に必要な情報を保存メモリに退避して他方の主メモリに
切替え、切替わった主メモリに切替え、切替わった主メ
そりに対応して設けられる保存メそりの内容を復元して
プログラムを実行する上記ＣＰＵ中の手段とを具備する
ことを特徴とするものである。
ケージ璽ンソフトウェアが記憶されるそれぞれの主メそ
すと、あるキーシーケンスによりいずれか一方のソフト
ウェアを実行する本体ＣＰＵと、上記キーシーケンスを
検出すると、ＣＰＵレジスタ他そのプログラム再開時時
に必要な情報を保存メモリに退避して他方の主メモリに
切替え、切替わった主メモリに切替え、切替わった主メ
そりに対応して設けられる保存メそりの内容を復元して
プログラムを実行する上記ＣＰＵ中の手段とを具備する
ことを特徴とするものである。
（作用）
本発明は、上述したようにハードウェアの状態を保存す
るメモリと、プログラムを保存するメモリを複数設ける
ことによシ、複数のプログラム実行を切換えを可能とす
るものである。
るメモリと、プログラムを保存するメモリを複数設ける
ことによシ、複数のプログラム実行を切換えを可能とす
るものである。
複数個のプログラムを実行しておけば、そのプログラム
終了せずに他のプログラムに切換えることができ、再ひ
もとのプログラムに戻ることができる等の効果がある。
終了せずに他のプログラムに切換えることができ、再ひ
もとのプログラムに戻ることができる等の効果がある。
（実施例）
以下、図面を使用して本発明実施例について詳細に説明
する◎ 第１図は本発明の実施例を示すブロック図である。
する◎ 第１図は本発明の実施例を示すブロック図である。
図において、１はメモリである。即ち、プログラムがス
トアされるメインメモリでおり、１番目のプログラムが
ストア実行されるものである。２は保存メモリでｌ、ｉ
５．ＣＰＵのレジスタやその他プログラムの切換シのと
き必要な情報を保存するメモリである。またこれは１番
目のプログラムで使用される。３は同じくメモリでＴｏ
り、プログラムがストアされるメインメモリでｓｂ、ｎ
番目のプログラムがストア実行されるものでらる。４は
保存メそりで１）シ保存メモリ２と同様にｎ番目のプロ
グラムのために用いられる。
トアされるメインメモリでおり、１番目のプログラムが
ストア実行されるものである。２は保存メモリでｌ、ｉ
５．ＣＰＵのレジスタやその他プログラムの切換シのと
き必要な情報を保存するメモリである。またこれは１番
目のプログラムで使用される。３は同じくメモリでＴｏ
り、プログラムがストアされるメインメモリでｓｂ、ｎ
番目のプログラムがストア実行されるものでらる。４は
保存メそりで１）シ保存メモリ２と同様にｎ番目のプロ
グラムのために用いられる。
５はメモリ切換スイッチである。このスイッチ５はある
メそす切換シーケンスが検出されるとメモリを切換える
スイッチロジックで構成される。
メそす切換シーケンスが検出されるとメモリを切換える
スイッチロジックで構成される。
６はメ七す選択信号であｊＯｌＣＰＵをいずれかのメモ
リに接続するよう指示する。７はセレクト信号であシ、
メモリ切替えスイッチ５を制御するコマンドが転送され
る信号線である。
リに接続するよう指示する。７はセレクト信号であシ、
メモリ切替えスイッチ５を制御するコマンドが転送され
る信号線である。
以下、本発明実施例の動作について詳細に説明する。一
般にプログラム実行中は、メモリセレクト信号（ライン
６）がメ七す切換スイッチ５を通じて接続されたメモリ
１〜メモリｎ３のいずれかを使用している。ＣＰｔ７は
、あるメそす切換えシーケンスを検出すると次のように
メモリ切換えを行う。即ち、ｃｐｖレジスタやその他保
存する情報を保存メモリ２または４にセーブする。そし
てメモリを切換える。切換わった保存メそす（２または
４）（７）内容をＣＰＵのレジスタやその他保存された
情報ヲローディングする。これによシ他のメ七りに切換
わシ他のプログラムが実行される。
般にプログラム実行中は、メモリセレクト信号（ライン
６）がメ七す切換スイッチ５を通じて接続されたメモリ
１〜メモリｎ３のいずれかを使用している。ＣＰｔ７は
、あるメそす切換えシーケンスを検出すると次のように
メモリ切換えを行う。即ち、ｃｐｖレジスタやその他保
存する情報を保存メモリ２または４にセーブする。そし
てメモリを切換える。切換わった保存メそす（２または
４）（７）内容をＣＰＵのレジスタやその他保存された
情報ヲローディングする。これによシ他のメ七りに切換
わシ他のプログラムが実行される。
再度、メモリ切換シーケンスで元のメモリに切換シーケ
ンスを検出した例をとると、上記同様の動作が繰返され
、メそす切換シーケンスで中断されたところからプログ
ラムが再現される。
ンスを検出した例をとると、上記同様の動作が繰返され
、メそす切換シーケンスで中断されたところからプログ
ラムが再現される。
［発明の効果］
以上説明のように本発明に従えば、主メモリを複数設け
、それぞれに異なるプログラムを格納しておくことによ
シ、そのプログラムを終了せずとも他のプログラムに実
行を移すことができ、再度、元のプログラムに戻ること
もできる。従って、シングルユーザでのみ動作するコン
ビエータにマルチューデ機能を、更にシングルユーザに
おいては停止したマルチジ冒ブ機能を与えることが可能
となる。
、それぞれに異なるプログラムを格納しておくことによ
シ、そのプログラムを終了せずとも他のプログラムに実
行を移すことができ、再度、元のプログラムに戻ること
もできる。従って、シングルユーザでのみ動作するコン
ビエータにマルチューデ機能を、更にシングルユーザに
おいては停止したマルチジ冒ブ機能を与えることが可能
となる。
第１図は本発明の実施例を示すブロック図である。
１．３・・・主メモリ、２，４・・・保存メモリｖ５・
・・メモリ切替えスイッチ。
・・メモリ切替えスイッチ。
Claims (1)
- 異なるオペレーティングシステム及びアプリケーション
ソフトウエアがそれぞれ記憶される複数種の主メモリと
、あるキーシーケンスによりいずれか一方のソフトウェ
アを実行する本体ＣＰＵと、上記キーシーケンスを検出
すると、ＣＰＵレジスタ内容及びそのプログラム再開時
に必要な情報を保存メモリに退避して他方の主メモリに
切替え、切替わった主メモリに対応して設けられる保存
メモリの内容を復元してプログラムを実行する上記ＣＰ
Ｕ中の手段とを具備することを特徴とするコンピュータ
システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18112188A JPH0229822A (ja) | 1988-07-20 | 1988-07-20 | コンピュータシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18112188A JPH0229822A (ja) | 1988-07-20 | 1988-07-20 | コンピュータシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0229822A true JPH0229822A (ja) | 1990-01-31 |
Family
ID=16095222
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18112188A Pending JPH0229822A (ja) | 1988-07-20 | 1988-07-20 | コンピュータシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0229822A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05133110A (ja) * | 1991-11-14 | 1993-05-28 | Misawa Homes Co Ltd | 建物ユニツトの積み重ね方法およびその治具 |
| US5530157A (en) * | 1995-02-16 | 1996-06-25 | Scios Nova Inc. | Anti-inflammatory benzoic acid derivatives |
-
1988
- 1988-07-20 JP JP18112188A patent/JPH0229822A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05133110A (ja) * | 1991-11-14 | 1993-05-28 | Misawa Homes Co Ltd | 建物ユニツトの積み重ね方法およびその治具 |
| US5530157A (en) * | 1995-02-16 | 1996-06-25 | Scios Nova Inc. | Anti-inflammatory benzoic acid derivatives |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5379435A (en) | Apparatus for providing continuity of operation in a computer | |
| US6240521B1 (en) | Sleep mode transition between processors sharing an instruction set and an address space | |
| US4851992A (en) | Register/saving/restoring system for saving and restoring data in a register of a slave processor | |
| JPH03231320A (ja) | マイクロコンピュータシステム | |
| JPH0229822A (ja) | コンピュータシステム | |
| JP2007500394A (ja) | 優先レベル毎に異なるレジスタセットが関連付けられたプログラマブル優先レベルを有する割り込み構造を備えたマイクロコントローラ | |
| JPH10143274A (ja) | Ｃｐｕのクロック制御装置 | |
| JPH0218644A (ja) | キャッシュメモリ制御方式 | |
| JPS63184123A (ja) | 情報処理装置 | |
| JPH0566951A (ja) | コンピユータ装置 | |
| JPH086616A (ja) | プログラマブルコントローラ | |
| JPH03250334A (ja) | データ処理装置 | |
| JPH04177504A (ja) | プログラマブルコントローラのバックアップ装置 | |
| JPS63181017A (ja) | デ−タバツクアツプ装置 | |
| JP2704137B2 (ja) | 現用・予備切り換え方式 | |
| JPS61296430A (ja) | プログラム制御方法 | |
| JPH0546410A (ja) | タスク切り換え制御システム | |
| JPH0830466A (ja) | マルチタスク切り換え制御方法 | |
| JPH0954697A (ja) | マイクロプロセッサ | |
| JPH0689349A (ja) | マイクロプロセッサ | |
| JPH04140829A (ja) | コマンド型オペレーティングシステム切替方式 | |
| JPH04155532A (ja) | タスク切替方式 | |
| JPS63273952A (ja) | 半導体記憶装置 | |
| JPH0235548A (ja) | 電子計算機 | |
| JPH05274169A (ja) | 計算機 |