JPH0218644A - キャッシュメモリ制御方式 - Google Patents
キャッシュメモリ制御方式Info
- Publication number
- JPH0218644A JPH0218644A JP63169820A JP16982088A JPH0218644A JP H0218644 A JPH0218644 A JP H0218644A JP 63169820 A JP63169820 A JP 63169820A JP 16982088 A JP16982088 A JP 16982088A JP H0218644 A JPH0218644 A JP H0218644A
- Authority
- JP
- Japan
- Prior art keywords
- cache memory
- interruption
- interrupt
- execution
- cache
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title claims abstract description 67
- 238000001514 detection method Methods 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 7
- 230000004044 response Effects 0.000 claims description 2
- 238000002679 ablation Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、キャッシュメモリの制御方式に関し、特に割
込み発生時のキャッシュメモリ制御方式に関する。
込み発生時のキャッシュメモリ制御方式に関する。
従来、この種のキャッシュメモリは、単一レヘルのキャ
ッシュメモリとして動作するものがある。
ッシュメモリとして動作するものがある。
上述した従来のキャッシュメモリ制御方式では、アプリ
ケーションプログラム実行中に割込みが発生すると、割
込み処理が起動され、キャッシュメモリの内容を書き替
えていたため、割込み処理実行時及び割込み処理復帰後
の処理実行時のキャッシュのビット率が低下してしまう
という欠点がある。
ケーションプログラム実行中に割込みが発生すると、割
込み処理が起動され、キャッシュメモリの内容を書き替
えていたため、割込み処理実行時及び割込み処理復帰後
の処理実行時のキャッシュのビット率が低下してしまう
という欠点がある。
本発明のキャッシュメモリ制御方式は、アプリケーショ
ンプログラム実行中に割込みが発生したかとうかを検出
する割込み検出手段と、前記割込み検出手段によって検
出された割込みに対してキャッシュメモリの切り替えを
制御するキヤ・ソシュメモリ切り替え制御手段と、前記
キャッシュメモリ制御手段によって指示されるキャッシ
ュメモリ選択情報により複数個のキャッシュメモリのと
れを使用するかを選択するキャッシュメモリ選択手段と
、割込み処理が終了したかを検出し、前記キャッシュメ
モリ切り替え制御手段に対して割込み直前に使用してい
たキャッシュメモリへの切り替えを行うことを通知する
割込み処理終了検出手段とを有している９ 〔実施例〕 次に、本発明について図面を参照して説明する。
ンプログラム実行中に割込みが発生したかとうかを検出
する割込み検出手段と、前記割込み検出手段によって検
出された割込みに対してキャッシュメモリの切り替えを
制御するキヤ・ソシュメモリ切り替え制御手段と、前記
キャッシュメモリ制御手段によって指示されるキャッシ
ュメモリ選択情報により複数個のキャッシュメモリのと
れを使用するかを選択するキャッシュメモリ選択手段と
、割込み処理が終了したかを検出し、前記キャッシュメ
モリ切り替え制御手段に対して割込み直前に使用してい
たキャッシュメモリへの切り替えを行うことを通知する
割込み処理終了検出手段とを有している９ 〔実施例〕 次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例を示す。第１図を参照すると
、本発明の一実施例はオペレーティングシステム２．ア
プリケーションプロクラム３を格納する主記憶部１と、
アプリケーション用キャッシュメモリ４と、割込み処理
用キャッシュメモリ８と、これらキャッシュメモリを選
択するキャッシュメモリ選択手段７と、割込み検出手段
５と、割込み処理終了検出手段つと、これら検出手段５
，９によりどのキャッシュメモリに切り替えるかを示す
キャッシュ選択情報を発生ずるキヤ・・／シュメモリ切
り替え手段６とから構成されている。次に本発明の一実
施例の動作について、図面を参照して説明する。
、本発明の一実施例はオペレーティングシステム２．ア
プリケーションプロクラム３を格納する主記憶部１と、
アプリケーション用キャッシュメモリ４と、割込み処理
用キャッシュメモリ８と、これらキャッシュメモリを選
択するキャッシュメモリ選択手段７と、割込み検出手段
５と、割込み処理終了検出手段つと、これら検出手段５
，９によりどのキャッシュメモリに切り替えるかを示す
キャッシュ選択情報を発生ずるキヤ・・／シュメモリ切
り替え手段６とから構成されている。次に本発明の一実
施例の動作について、図面を参照して説明する。
ます、主記憶部１上には、オペレーティングシステム２
及びアプリケーションプログラム３が展開されている。
及びアプリケーションプログラム３が展開されている。
また、アプリケーション用キャッシュメモリ４には、ア
プリケーションプログラム３の一部が取り込まれている
。このアプリケーション用キャッシュメモリ４に取り込
まれているアプリケーションプロクラム３を実行中に割
込み検出手段５が割込みを検出し、キャッシュメモリ切
り替え制御手段６へ通知する。キャッシュメモリ切り替
え制御手段６は、とのキャッシュメモリに切り替えるか
を示す選択情報をキャッシュメモリ選択手段７に対して
通知する。次にキャッシュメモリ選択手段７は、キヤ・
ソシュメモリ切り替え制御手段６から通知されたキャッ
シュ選択情報に基づいて割込み処理用キャッシュメモリ
８に切り替える。割込み処理用キャッシュメモリ８を使
用して、割込み処理が実行され、割込み処理終了時に、
割込み処理終了検出手段９か割込みの終了を検出し、キ
ャッシュメモリ切り替え制御手段６に通知する。キャッ
シュメモリ切り替え制御手段６は割込め直前に使用して
いたキャッシュメモリへの切り替えを示すキャッシュ選
択情報をキャッシュメモリ選択手段７に通知する。次に
キャッシュメモリ選択手段は、キャッシュメモリ切り替
え制御手段６から通知されたキャッシュ選択手段に基づ
いて、元のアプリケーション用キャッシュメモリ８に切
り替え１割込み発生以後のアプリケーションプログラム
を実行する。
プリケーションプログラム３の一部が取り込まれている
。このアプリケーション用キャッシュメモリ４に取り込
まれているアプリケーションプロクラム３を実行中に割
込み検出手段５が割込みを検出し、キャッシュメモリ切
り替え制御手段６へ通知する。キャッシュメモリ切り替
え制御手段６は、とのキャッシュメモリに切り替えるか
を示す選択情報をキャッシュメモリ選択手段７に対して
通知する。次にキャッシュメモリ選択手段７は、キヤ・
ソシュメモリ切り替え制御手段６から通知されたキャッ
シュ選択情報に基づいて割込み処理用キャッシュメモリ
８に切り替える。割込み処理用キャッシュメモリ８を使
用して、割込み処理が実行され、割込み処理終了時に、
割込み処理終了検出手段９か割込みの終了を検出し、キ
ャッシュメモリ切り替え制御手段６に通知する。キャッ
シュメモリ切り替え制御手段６は割込め直前に使用して
いたキャッシュメモリへの切り替えを示すキャッシュ選
択情報をキャッシュメモリ選択手段７に通知する。次に
キャッシュメモリ選択手段は、キャッシュメモリ切り替
え制御手段６から通知されたキャッシュ選択手段に基づ
いて、元のアプリケーション用キャッシュメモリ８に切
り替え１割込み発生以後のアプリケーションプログラム
を実行する。
以上説明したように本発明は、アブリー−ション実行中
に割込みが発生ずるとキャッシュメモリを切り替えると
こにより、割込み処理実行時および割込み処理からのア
プリケーションプロクラム復・婦時のキャッシュメモリ
にヒツト率が向上し、結果としてシステムの性能を向上
させることのてきる効果かある。
に割込みが発生ずるとキャッシュメモリを切り替えると
こにより、割込み処理実行時および割込み処理からのア
プリケーションプロクラム復・婦時のキャッシュメモリ
にヒツト率が向上し、結果としてシステムの性能を向上
させることのてきる効果かある。
第１図は、本発明の一実施例であるキャッシュメモリ制
御方式を示す機能構成図である。 １・・・・・主記憶部、２・・・・・・オペレーティン
グシステム、３・・・・・アプリケーションプログラム
、４アプレケーシヨン用キヤツシユメモリ、５・・・・
・・割込み検出手段、６・・・・・キャッシュメモリ切
り替え手段、７・・・・・キャッシュメモリ選択手段、
８・・割込み処理用キャッシュメモリ、９・・・・・・
割込み処理終了検出手段。
御方式を示す機能構成図である。 １・・・・・主記憶部、２・・・・・・オペレーティン
グシステム、３・・・・・アプリケーションプログラム
、４アプレケーシヨン用キヤツシユメモリ、５・・・・
・・割込み検出手段、６・・・・・キャッシュメモリ切
り替え手段、７・・・・・キャッシュメモリ選択手段、
８・・割込み処理用キャッシュメモリ、９・・・・・・
割込み処理終了検出手段。
Claims (1)
- アプリケーションプログラム実行中に割込みが発生した
かどうかを検出する割込み手段と、前記割込み検出手段
によって検出された割込みに対してキャッシュメモリの
切り替えを制御するキャッシュメモリ切り替え制御手段
と、前記キャッシュメモリ切り替え制御手段によって指
示されるキャッシュ選択情報により複数個のキャッシュ
メモリのどれを使用するかを選択するキャッシュメモリ
選択手段と、割り込み処理が終了したかを検出し、前記
のキャッシュメモリ切り替え制御手段に対して割込み直
前に使用していたキャッシュメモリへの切り替えを行う
ことを通知する割込み処理終了検出手段とから構成され
ることを特徴とするキャッシュメモリ制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63169820A JPH0218644A (ja) | 1988-07-06 | 1988-07-06 | キャッシュメモリ制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63169820A JPH0218644A (ja) | 1988-07-06 | 1988-07-06 | キャッシュメモリ制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0218644A true JPH0218644A (ja) | 1990-01-22 |
Family
ID=15893506
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63169820A Pending JPH0218644A (ja) | 1988-07-06 | 1988-07-06 | キャッシュメモリ制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0218644A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6156733A (ja) * | 1984-08-17 | 1986-03-22 | シーメンス、アクチエンゲゼルシヤフト | 有限長のストリツプを無限長に溶接する方法と装置 |
| JPH05216687A (ja) * | 1991-10-28 | 1993-08-27 | Internatl Business Mach Corp <Ibm> | 割り込み中のキャッシュ動作を制御する方法および装置 |
| JPH06324663A (ja) * | 1993-05-12 | 1994-11-25 | Nec Corp | フォントキャッシュバックアップ機構 |
| JPH07160578A (ja) * | 1993-12-13 | 1995-06-23 | Nec Corp | 情報処理装置 |
| US9734075B2 (en) | 2013-08-13 | 2017-08-15 | Fujitsu Limited | Cache memory control program, processor incorporating cache memory, and cache memory control method |
-
1988
- 1988-07-06 JP JP63169820A patent/JPH0218644A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6156733A (ja) * | 1984-08-17 | 1986-03-22 | シーメンス、アクチエンゲゼルシヤフト | 有限長のストリツプを無限長に溶接する方法と装置 |
| JPH05216687A (ja) * | 1991-10-28 | 1993-08-27 | Internatl Business Mach Corp <Ibm> | 割り込み中のキャッシュ動作を制御する方法および装置 |
| JPH06324663A (ja) * | 1993-05-12 | 1994-11-25 | Nec Corp | フォントキャッシュバックアップ機構 |
| JPH07160578A (ja) * | 1993-12-13 | 1995-06-23 | Nec Corp | 情報処理装置 |
| US9734075B2 (en) | 2013-08-13 | 2017-08-15 | Fujitsu Limited | Cache memory control program, processor incorporating cache memory, and cache memory control method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0218644A (ja) | キャッシュメモリ制御方式 | |
| JP2000076081A (ja) | タスクマネージャー及びプログラム記録媒体 | |
| JPH03137729A (ja) | 先行制御方式 | |
| JPS5822409A (ja) | シ−ケンス制御装置 | |
| JPH03255511A (ja) | コンピュータ装置 | |
| JPS6120900B2 (ja) | ||
| JPH0378812A (ja) | 情報処理装置 | |
| JPH03240135A (ja) | Ｃｔ装置 | |
| JPS58107963A (ja) | 割込処理装置 | |
| JPH06332751A (ja) | システム動作情報収集装置 | |
| JP2000181746A (ja) | デバッグサポート付プロセッサ、及びデバッグ機能実行制御方法 | |
| JPH06103110A (ja) | ブレークポイント設定方式 | |
| JP2002196938A (ja) | 例外処理フロー用の装置及びその処理実行方法 | |
| JP2002014760A (ja) | 仮想キーボード | |
| JP2504151B2 (ja) | デ―タ処理装置 | |
| JPS61210440A (ja) | レベルトレ−ス装置 | |
| JPH05224953A (ja) | 割込み制御装置及び方法 | |
| JPH04293131A (ja) | 情報処理装置の代替処理方法 | |
| JPH0233629A (ja) | 共有プログラム中断点処理装置 | |
| JPH10149232A (ja) | 電源断時におけるシステム処理要求方式 | |
| JPH07152541A (ja) | システム無中断プログラム切替え方法 | |
| JPH1165886A (ja) | 計算機のプログラムデバック方式 | |
| JPH0229822A (ja) | コンピュータシステム | |
| JPH05224770A (ja) | データ処理方法及びその装置 | |
| JPS61226820A (ja) | 復電によるデ−タ処理再開方式 |