JPH02285693A - モノリシック集積オプトエレクトロニックモジュールの製造方法 - Google Patents

モノリシック集積オプトエレクトロニックモジュールの製造方法

Info

Publication number
JPH02285693A
JPH02285693A JP2078559A JP7855990A JPH02285693A JP H02285693 A JPH02285693 A JP H02285693A JP 2078559 A JP2078559 A JP 2078559A JP 7855990 A JP7855990 A JP 7855990A JP H02285693 A JPH02285693 A JP H02285693A
Authority
JP
Japan
Prior art keywords
layer
insulating
semi
component
epitaxy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2078559A
Other languages
English (en)
Other versions
JPH0744315B2 (ja
Inventor
Franz-Josef Tegude
フランツ―ヨーゼフ・テグデ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alcatel Lucent NV
Original Assignee
Alcatel NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alcatel NV filed Critical Alcatel NV
Publication of JPH02285693A publication Critical patent/JPH02285693A/ja
Publication of JPH0744315B2 publication Critical patent/JPH0744315B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/1443Devices controlled by radiation with at least one potential jump or surface barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/7605Making of isolation regions between components between components manufactured in an active substrate comprising AIII BV compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Semiconductor Lasers (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)
  • Recrystallisation Techniques (AREA)
  • Bipolar Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野コ 本発明は、集積オプトエレクトロニックモジュールの製
造方法に関し、特にm/V族複合半導体に基づいたモジ
ュールに関する。
[従来の技術] 光通信は、IO乃至20ギガビット/秒程度の非常に高
いデータの伝達速度を可能にする。この程度のデータ伝
達速度は、送信および受信端部で使用されるオプトエレ
クトロニックおよび電子部品に正確さを要求する。デー
タ伝達速度は、とりわけ送信および受信端部で所望しな
い容量によって、および駆動電子部品とオプトエレクト
ロニック部品の間の長い接続路によって限定される。不
所望な容量および長い接続路の影響を減少する1つの方
法は、オプトエレクトロニック部品、例えばレーザダイ
オードまたは検出器、および関連された電子装置を半導
体基体のモノリシック集積回路内に結合することである
[発明の解決すべき課題] そのようなモジュールの製造は、各種の半導体層の堆積
や、パッシベーション、および個々の電子およびオプト
エレクトロニック部品の電気絶縁のような多数の処理段
階を必要とする。ある種のエピタキシ処理は、平坦でな
いウェハ表面となる。
そのような表面で、フォトリソグラフ技術を使用するマ
イクロパターンを形成することは困難である。本発明の
目的は、マイクロリソグラフパターン処理の使用を可能
にし、個々の部品間に確実な電気絶縁を与える集積オプ
トエレクトロニックモジュールの数個の段階の低費用な
製造方法を提供することである。
[課題解決のための手段] この目的は、第1および第2の部品を具備するモノリシ
ック集積モジュール特にオプトエレクトロニックモジュ
ールの製造方法において、第1の部品が形成された後、
半絶縁性燐化インジンム層がエピタキシ処理によって選
択的に堆積され、バターニングおよびエツチング段階の
後、連続層が前記半絶縁性燐化インジウム層上に第2の
部品を形成するためにエピタキシ堆積される方法によっ
て達成される。
本発明に従った方法は、エピタキシ層の選択的堆積がマ
イクロパターン処理め制御を簡単にする・川なウェハ表
面を生゛成する利点を有する。別の利点1:)、半絶縁
性燐化インジウム材料の使用によって、一方で個々の部
品の良好なパッシベーションを行い、他方で部品間の良
好な電気絶縁が達成されることにある。さらに本発明の
別の利点は、ドープされたn型InP基体拐料が半絶縁
性基体の代りとして使用される場合に生じる。そのよう
な基体上に堆積されたエピタキシ層は、半絶縁性燐化イ
ンジウム基体上に堆積されたそれよりも良好な結晶特性
を有する。オプトエレクトロニック部品と電子回路間の
電気絶縁は、エピタキシ堆積された半絶縁性燐化インジ
ウムによって与えられる。
さらに本発明に従った方法の利点はまた、モノリシック
集積回路の設計の概念化における高い適応性にある。
[実施例] 第1図は、半導体ウェハの一部を示す。異なった半導体
の連続層は、半導体基体10上にエピタキシアル成長さ
れる。11はn型InP層、12は活性層として働<’
 InG’aAsP層、13はp型InP層、そして1
4はp型1 nGaAs層を示す。例えば2酸化シリコ
ンのような絶縁性エツチングマスクは参照番号15て示
されている。それは連続層を被覆する。エッチングマス
ク15の下で、オプトエレクトロニック部品は形成され
る。各種半導体層は、金属有機気相エピタキシ(NOV
PE )または液相エピタキシ(LPE)によって堆積
される。半導体基体】0の代りに、n型InP基体が使
用可能である。この理由は以下に示される。
エツチングマスク15によって被覆されない半導体層の
部分は、適当なエッチ液によってエツチングで除去され
る。第2図に示されているように個々の半導体層11乃
至14を有するメサ形状の層構造が得られる。半導体材
料の上に張出す絶縁マスクの部分は21および22で表
示されている。これらの張出し部分を通して、他の半導
体層のその後のエピタキシ堆積の間エツジにおける増加
された成長は回避される。この結果リソグラフによって
マイクロパターンを形成するのに必要とされるような非
常に平坦なウェハ表面が得られる。
第3図において、第2図のメサ形状の層構造は参照番号
20で示されている。メサ形状の層構造は、エツチング
マスク15によって被覆される。それは、半絶縁性In
Pの領域30によって囲まれている。張出し部分21お
よび22において、成長は増加されない。半絶縁性半導
体材料30は、オプトエレクトロニック部品20をパッ
シベーションし、後に付着される電子回路からオプトエ
レクトロニック部品を絶縁するように作用する。この理
由のために、連続層20は半絶縁性InP材料によって
回りを囲まれなければならない。したがって、絶縁性エ
ツチングマスク15は多少幅の広いマスクによって取替
えられる。エツチング処理の結果は第4図に示されてい
る。連続層20は、半絶縁性InPによって回りを囲ま
れる。InPのストライプは40および41で示される
。42.43は、絶縁性エツチングマスクの張出し部分
を示す。選択的エピタキシによって、さらに電子部品を
形成するのに必要とされる半導体層は、第4図の構造上
に付着される。張出し部分42、43は、成長がエツジ
で増加されないことを保証する。堆積された半導体層の
種類は、実現されるべき電子部品に依存する。第5図は
、n型層5J、p型層52およびn型層53から成るヘ
テロバイポーラトランジスタの層構造を示す。その他の
層構造、例えば電界効果トランジスタ用に必要である構
造も可能である。半絶縁性InPのストライプ40.4
1は、一方で連続層20っまりオプトエレクトロニック
部品をパッシベーションし、他方でオプトエレクトロニ
ック部品と電子部品の間に電気絶縁を与える。したがっ
て、基体IOは互いから個々の部品を電気的に絶縁する
働きはない。この理由のために、n型InP基体が半絶
縁性基体の代りに使用されることかできる。n型InP
基体の使用は、それに付着された半導体層が半絶縁性基
体上に付着されたそれより良好な結晶構造を有するとい
う利点がある。
第6図は、最終段階のオプトエレクトロニックモジュー
ルを示す。参照番号60は、オプトエレクトロニック部
品、レーザダイオードまたは検出器のどちらかを含む領
域を示す。この領域60は半絶縁性InP層40.41
によって取囲まれている。ストライプ41上で、電子部
品を表す半導体構造61が堆積される。レーザ60およ
び電子部品61は、半絶縁性材料41によって互いに絶
縁されている。
電子部品そのものの製造方法は、本発明とは関係ないの
で詳しくはここに開示しない。個々の処理は当業者によ
く知られている。
【図面の簡単な説明】
第1図は、半導体基体またはnm燐化インジウム上の第
1の連続層を示す。 第2図は、絶縁性エツチングマスクを有する第1図のエ
ツチングされた層の構造を示す。 第3図は、半絶縁性半導体材料の選択的エピタキシを示
す。 第4図は、オプトエレクトロニック部品、半絶縁性半導
体材料、および第2のエツチングマスクを示す。 第5図は、電子部品を形成するための選択的エピタキシ
によって堆積される連続層を示す。 第6図は、半絶縁性基体材料上のヘテロバイポーラトラ
ンジスタを示す。 10・・・半導体基体、15・・・エツチングマスク。

Claims (8)

    【特許請求の範囲】
  1. (1)第1および第2の部品を具備するモノリシック集
    積モジュール特にオプトエレクトロニックモジュールの
    製造方法において、第1の部品が形成された後、半絶縁
    性燐化インジンム層がエピタキシ処理によって選択的に
    堆積され、パターニングおよびエッチング段階の後、連
    続層が前記半絶縁性燐化インジウム層上に第2の部品を
    形成するためにエピタキシ堆積されることを特徴とする
    製造方法。
  2. (2)(a)半絶縁性基体または導電性InP基体の表
    面に第1の連続層をエピタキシ堆積し、(b)第1の連
    続層の一部分を第1の絶縁層によって被覆し、 (c)第1の連続層の被覆されていない部分をエッチン
    グして除去し、 (d)第1の絶縁層がマスクとして作用することによっ
    て、InP層および第1の連続層の部分の層構造が平坦
    な表面を形成するまで半絶縁性InP層を選択的エピタ
    キシ堆積し、 (e)所定の量だけ全ての側縁で前記部分を越えて延在
    する第2の絶縁層によって第1の連続層の前記部分を被
    覆し、 (f)半絶縁性InP層の被覆されていない部分をエッ
    チングして除去し、 (g)第2の部品を形成するために、第2の連続層を選
    択的にエピタキシ堆積し、 (h)リソグラフおよびエッチング処理によって第2の
    部品を形成する工程を含む請求項1記載の方法。
  3. (3)第1の連続層が、気相エピタキシ(VPE)、液
    相エピタキシ(LPE)、分子ビームエピタキシ(MB
    E)の3つのエピタキシ処理の任意の1つによって形成
    される請求項2記載の方法。
  4. (4)半絶縁性InP層が、気相エピタキシ(VPE)
    、液相エピタキシ(LPE)、分子ビームエピタキシ(
    MBE)の3つのエピタキシ処理の任意の1つによって
    形成される請求項2記載の方法。
  5. (5)第1の部品が2重ヘテロ構造レーザである請求項
    1記載の方法。
  6. (6)第1の部品がPINフォトダイオードである請求
    項1記載の方法。
  7. (7)第2の部品がヘテロバイポーラトランジスタ(H
    BTs)である請求項1記載の方法。
  8. (8)第2の部品が電界効果トランジスタである請求項
    1記載の方法。
JP2078559A 1989-03-30 1990-03-27 モノリシック集積オプトエレクトロニックモジュールの製造方法 Expired - Fee Related JPH0744315B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE3910288A DE3910288A1 (de) 1989-03-30 1989-03-30 Verfahren zur herstellung monolithisch integrierter optoelektronischer module
DE3910288.2 1989-03-30

Publications (2)

Publication Number Publication Date
JPH02285693A true JPH02285693A (ja) 1990-11-22
JPH0744315B2 JPH0744315B2 (ja) 1995-05-15

Family

ID=6377468

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2078559A Expired - Fee Related JPH0744315B2 (ja) 1989-03-30 1990-03-27 モノリシック集積オプトエレクトロニックモジュールの製造方法

Country Status (4)

Country Link
US (1) US5075239A (ja)
EP (1) EP0390061B1 (ja)
JP (1) JPH0744315B2 (ja)
DE (2) DE3910288A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5227015A (en) * 1990-07-30 1993-07-13 Matsushita Electric Industrial Co., Ltd. Method of fabricating semiconductor laser
US5213987A (en) * 1991-03-28 1993-05-25 Texas Instruments Incorporated Method of integrating heterojunction bipolar transistors with PIN diodes
US5166083A (en) * 1991-03-28 1992-11-24 Texas Instruments Incorporated Method of integrating heterojunction bipolar transistors with heterojunction FETs and PIN diodes
KR930015139A (ko) * 1991-12-18 1993-07-23 이헌조 빛세기 변화 가능용 발광다이오드의 제조방법
DE69522075T2 (de) 1994-11-02 2002-01-03 Trw Inc Verfahren zum Herstellen von multifunktionellen, monolithisch-integrierten Schaltungsanordnungen
US5535231A (en) * 1994-11-08 1996-07-09 Samsung Electronics Co., Ltd. Optoelectronic circuit including heterojunction bipolar transistor laser and photodetector
US7878905B2 (en) 2000-02-22 2011-02-01 Creative Kingdoms, Llc Multi-layered interactive play experience
US7560739B2 (en) * 2004-06-29 2009-07-14 Intel Corporation Micro or below scale multi-layered heterostructure
JP4262726B2 (ja) 2005-08-24 2009-05-13 任天堂株式会社 ゲームコントローラおよびゲームシステム
US8290014B2 (en) 2010-03-11 2012-10-16 Junesand Carl Active photonic device
US8470652B1 (en) 2011-05-11 2013-06-25 Hrl Laboratories, Llc Monolithic integration of group III nitride enhancement layers
RU2514243C1 (ru) 2012-09-26 2014-04-27 Михаил Борисович Мельников Способ обработки резанием и режущий инструмент для его осуществления

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01296663A (ja) * 1988-05-25 1989-11-30 Sumitomo Electric Ind Ltd 光電子集積回路

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57162484A (en) * 1981-03-31 1982-10-06 Fujitsu Ltd Semiconductor luminous device
JPS5844769A (ja) * 1981-09-10 1983-03-15 Fujitsu Ltd 半導体装置
JPS5886789A (ja) * 1981-11-18 1983-05-24 Nec Corp 半導体レ−ザ・フオトデイテクタ光集積化素子
US4523212A (en) * 1982-03-12 1985-06-11 The United States Of America As Represented By The Secretary Of The Air Force Simultaneous doped layers for semiconductor devices
US4566171A (en) * 1983-06-20 1986-01-28 At&T Bell Laboratories Elimination of mask undercutting in the fabrication of InP/InGaAsP BH devices
JPH0669109B2 (ja) * 1984-12-07 1994-08-31 シャ−プ株式会社 光半導体装置
US4774205A (en) * 1986-06-13 1988-09-27 Massachusetts Institute Of Technology Monolithic integration of silicon and gallium arsenide devices
US4891093A (en) * 1986-09-18 1990-01-02 Eastman Kodak Company Processes for the manufacture of laser including monolithically integrated planar devices
JPS63299375A (ja) * 1987-05-29 1988-12-06 Matsushita Electric Ind Co Ltd 光電子集積回路およびその製造方法
US4940672A (en) * 1989-03-17 1990-07-10 Kopin Corporation Method of making monolithic integrated III-V type laser devices and silicon devices on silicon

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01296663A (ja) * 1988-05-25 1989-11-30 Sumitomo Electric Ind Ltd 光電子集積回路

Also Published As

Publication number Publication date
EP0390061A2 (de) 1990-10-03
JPH0744315B2 (ja) 1995-05-15
DE59010079D1 (de) 1996-03-07
US5075239A (en) 1991-12-24
DE3910288A1 (de) 1990-10-04
EP0390061A3 (de) 1991-03-20
EP0390061B1 (de) 1996-01-24

Similar Documents

Publication Publication Date Title
US5081062A (en) Monolithic integration of silicon on insulator and gallium arsenide semiconductor technologies
US5312765A (en) Method of fabricating three dimensional gallium arsenide microelectronic device
US4472729A (en) Recrystallized three dimensional integrated circuit
JPH03204972A (ja) 半導体装置およびその製造方法
US4199384A (en) Method of making a planar semiconductor on insulating substrate device utilizing the deposition of a dual dielectric layer between device islands
US4073054A (en) Method of fabricating semiconductor device
JPH02285693A (ja) モノリシック集積オプトエレクトロニックモジュールの製造方法
JPH08250808A (ja) 半導体装置およびその製造方法
US6833606B2 (en) Fabrication of a heterojunction bipolar transistor with integrated MIM capacitor
JPH03166734A (ja) ヘテロ接合バイポーラトランジスタ
KR100203307B1 (ko) 레이저 다이오드의 제조방법
US5444014A (en) Method for fabricating semiconductor device
JP2642645B2 (ja) 半導体基板の製造方法及び半導体装置の製造方法
US5049522A (en) Semiconductive arrangement having dissimilar, laterally spaced layer structures, and process for fabricating the same
JPH057019A (ja) 半導体発光素子の製造方法
JPH01109764A (ja) 光電子集積回路
Miura et al. Optoelectronic integrated AlGaAs/GaAs p‐i‐n/field‐effect transistor with an embedded, planar p‐i‐n photodiode
JP2626149B2 (ja) 光電子集積回路の製造方法
JPS62134965A (ja) 半導体装置の製造方法
KR100197001B1 (ko) 바이폴라소자 및 그 제조방법
US6081000A (en) AlAs oxide insulating layer between a conductive III-V substrate and an optoelectronic semiconductor device and method of manufacturing thereof
KR930001905B1 (ko) 개선된 광통신용 포토 다이오드 제조방법
JP2592929B2 (ja) 光電子集積回路の製造方法
JPH06105780B2 (ja) 集積回路の製造方法
JP2781338B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees