JPH02285404A - Synchronous control nc device - Google Patents
Synchronous control nc deviceInfo
- Publication number
- JPH02285404A JPH02285404A JP10847089A JP10847089A JPH02285404A JP H02285404 A JPH02285404 A JP H02285404A JP 10847089 A JP10847089 A JP 10847089A JP 10847089 A JP10847089 A JP 10847089A JP H02285404 A JPH02285404 A JP H02285404A
- Authority
- JP
- Japan
- Prior art keywords
- synchronizing signal
- data
- synchronization signal
- transfer data
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000001360 synchronised effect Effects 0.000 title claims description 7
- 230000003111 delayed effect Effects 0.000 abstract description 3
- 230000005540 biological transmission Effects 0.000 description 10
- 230000001934 delay Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 238000005452 bending Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Numerical Control (AREA)
Abstract
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は同期制御数値制御装置に関し、特に複数のユニ
ットから構成され、そのうちの主ユニ・ノドと従ユニッ
トとの間でデータ転送を行ない、且つ各ユニットが一定
の制御周期で同期をとりなから機械を制御する数値制御
(以下、NGとする)装置に関する。DETAILED DESCRIPTION OF THE INVENTION (Industrial Application Field) The present invention relates to a synchronous control numerical control device, and in particular, it is composed of a plurality of units, among which data is transferred between a main node and a slave unit, The present invention also relates to a numerical control (hereinafter referred to as NG) device that controls a machine without synchronizing each unit with a constant control cycle.
(従来の技術)
NC装置は内部に複数のユニットを有し、各ユニット間
でデータ通信を行ない且つ一定の制御周期で同期をとり
ながら機械の制御を行なうようになっている。(Prior Art) An NC device has a plurality of units inside, performs data communication between each unit, and controls a machine while synchronizing with a constant control cycle.
従来技術によるNC装置のデータ通信及び同期のとり方
を、第3図により説明する。A method of data communication and synchronization of the NC device according to the prior art will be explained with reference to FIG.
NC装置は主ユニット10及び従ユニット20で構成さ
れており、主ユニツ)−10は、NC装置全体の制御を
行なう制御指令回路11と、一定の制御周期でNC装置
内部の各ユニットが動作するためのタイミングを知らせ
る第1の同期信号FSを出力する同期制御回路12と、
制御指令回路11が他のユニットに指令するための制御
データを格納するための送信データバッファ13と、こ
の送信データバッファ13のデータTDを転送データT
nDとして外部上出力する送信回路14とから構成され
ている。また、従ユニット20は、主ユニット10から
の前記第1の同期信号FSを受取り、主ユニットlOと
同一の制御周期で動作し機械(図示せず)を制御する機
械制御回路21と、主ユニットlOからの転送データT
I’lDを受信し、受信データバッファ23に主ユニッ
トlOからの制御データCDを出力する受信回路22と
で成っており、受信データバッファ23は機械制御回路
21が動作に必要になった時まで制御データCDを格納
しておくようになっている。The NC device is composed of a main unit 10 and a slave unit 20, and the main unit 10 includes a control command circuit 11 that controls the entire NC device, and a control command circuit 11 that operates each unit inside the NC device at a constant control cycle. a synchronization control circuit 12 that outputs a first synchronization signal FS that informs the timing for
A transmission data buffer 13 for storing control data for the control command circuit 11 to instruct other units, and data TD in this transmission data buffer 13 as transfer data T.
It is composed of a transmitting circuit 14 that outputs an external signal as nD. Further, the slave unit 20 receives the first synchronization signal FS from the main unit 10, and also connects a machine control circuit 21 that operates in the same control cycle as the main unit IO to control a machine (not shown), and a machine control circuit 21 that controls the machine (not shown). Transfer data T from lO
It consists of a receiving circuit 22 that receives I'ID and outputs control data CD from the main unit IO to a receiving data buffer 23. The receiving data buffer 23 is used until the machine control circuit 21 becomes necessary for operation. Control data CD is stored.
このような構成において、その動作を第4図のタイミン
グヂャートを参照して説明する。The operation of this configuration will be explained with reference to the timing diagram of FIG. 4.
第4図(八)に示すような第1の同期信号FSが°0°
°から°°1゛°に変化する時点t1をトリガにして、
制御指令回路11は同図(6)に示す如く送信データバ
ッファ13に制御データを書込む(状態■) その制
御データの書込み終了後(時点t2)、送信回路14は
送信データバッファ13のデータTDを転送データTR
Dとして第4図(C)に示す如く従ユニット20に送る
(状態■)。従ユニット20の受信回路22は、転送デ
ータTRDの内容、即ち制御データを第4図(D)の如
く受信データバッファ23に書込み(状態■)、次の第
1の同期信号FSが°0°°から“1”に変化した時点
t4に、機械制御回路21は同図(E)の如く受信デー
タバッファ23カ)ら制御データCDを読出しく状態■
)、同時に主ユニットlOでは制御指令回路11が次の
制御データを同図(B)に示す如く送信データバッファ
13に書込む(状態■)。以後上述の動作を繰り返すこ
゛とになる。The first synchronization signal FS as shown in Fig. 4 (8) is 0°
Using the time point t1 when the temperature changes from ° to °°1゛° as a trigger,
The control command circuit 11 writes the control data to the transmission data buffer 13 as shown in FIG. Transfer data TR
It is sent as D to the slave unit 20 as shown in FIG. 4(C) (state ■). The receiving circuit 22 of the slave unit 20 writes the contents of the transfer data TRD, that is, the control data, to the receiving data buffer 23 as shown in FIG. At time t4 when the value changes from ° to "1", the machine control circuit 21 is in a state where it is ready to read the control data CD from the reception data buffer 23, as shown in (E) of the same figure.
), and at the same time, in the main unit IO, the control command circuit 11 writes the next control data into the transmission data buffer 13 as shown in FIG. From now on, the above-mentioned operation will be repeated.
ここで、転送データTlIDは第1の同期信号FSの“
0”から“1”への変化時点からある時間遅れてから転
送開始されるが、これは制御指令回路11が機械の制御
の状態に応じて制御データを生成する処理にかかる時間
であり、これらの時間T、、72T3は必ずしも同一で
はない。しかし、転送データTI(Dの転送が次の第1
の同期信号FSの“0”から°゛1°゛への変化時前ま
でに終了するように最大時間Tmaxか規定され、且つ
従ユニット20側での受信データバッファ23の読出し
が終了するまでの間、転送が開始しないように最小時間
Tm1nが規定されている。Here, the transfer data TlID is “
The transfer starts after a certain time delay from the time of change from "0" to "1", but this is the time required for the control command circuit 11 to generate control data according to the control state of the machine. The times T, , 72T3 are not necessarily the same. However, the transfer data TI (D) is
The maximum time Tmax is specified so that the reading of the received data buffer 23 on the slave unit 20 side ends before the synchronization signal FS changes from "0" to "1". A minimum time Tm1n is defined so that the transfer does not start during this period.
(発明が解決しようとする課題)
上述のように、主ユニット10が従ユニット20に対し
ては同期タイミングを知らせる第1の同期信号FSと、
制御指令を伝えるための転送データTRDとの二種類の
信号を各々送る必要がある。このため、NC装置内部の
信号線の数が増え、配線の処理のスペースが必要となり
、又配線のコストも高くなるという問題がある。(Problem to be Solved by the Invention) As described above, the main unit 10 sends the first synchronization signal FS to the slave unit 20 to notify the synchronization timing,
It is necessary to send two types of signals, transfer data TRD and transfer data TRD for transmitting control commands. Therefore, there are problems in that the number of signal lines inside the NC device increases, space is required for processing the wiring, and the cost of wiring increases.
本発明は上述のような事情よりなされたものであり、本
発明の目的は、上述した従来技術における欠点を解決す
るために、同期信号及び転送データの二種類の信号を一
木の信号で送ることが可能な主ユニットと従ユニットと
を備えた同期制御NG装置を提供することにある。The present invention has been made in view of the above-mentioned circumstances, and an object of the present invention is to transmit two types of signals, a synchronization signal and transfer data, in a single signal in order to solve the above-mentioned drawbacks in the prior art. It is an object of the present invention to provide a synchronous control NG device including a main unit and a slave unit that can perform the following functions.
(課題を解決するための手段)
本発明は、複数のユニットから構成され、そのうちの主
ユニットと従ユニットとの間でデータ運転を行ない、且
つ各ユニットが同期をとりながら機械を制御する同期制
御NG装置に関するもので、本発明の上記目的は、前記
主ユニットから前記従ユニットへ転送するデータを前記
主ユニット内部の第1の同期信号と同一周期で転送し、
前記従ユニットは前記主ユニットから転送されたデータ
に基づいて前記第1の同期信号と同じ周期の第2の同期
信号を抽出し、前記第2の同期信号を一定時間遅延させ
ることにより前記第1の同期信号と同一周期で且つ同一
タイミングで変化する第3゛の同期信号を生成すること
により、前記主ユニット及び従ユニットを同一周期で且
つ同一タイミングで同期制御することによって達成され
る。(Means for Solving the Problems) The present invention provides a synchronous control system that is composed of a plurality of units, performs data operation between a main unit and a slave unit, and controls a machine while each unit is synchronized. The present invention relates to an NG device, and the above object of the present invention is to transfer data from the main unit to the slave unit at the same cycle as a first synchronization signal inside the main unit,
The slave unit extracts a second synchronization signal having the same period as the first synchronization signal based on the data transferred from the main unit, and delays the second synchronization signal for a certain period of time to obtain the second synchronization signal from the first synchronization signal. This is achieved by generating a third synchronization signal that changes at the same period and timing as the synchronization signal, thereby synchronously controlling the main unit and the slave unit at the same period and timing.
(作用)
第4図のタイミングチャートから明らかなように、転送
データTRDは同期信号FSの周期Tの間に1回のみ転
送されている。転送データTRDの転送周期は第4図で
は一定ではないが、送信データバッファ13に制御デー
タの書込みが終了するまでの時間及び最小時間Tm1n
を保証し、且つ最大時間T□8を越えない範囲で第1の
同期信号FSが“o ”から°゛1°゛に変化する時点
に転送データTRDの転送開始時間を固定しても動作に
影響はない。転送データTRDの転送周期を同期信号F
Sの周期Tに合わせることにより、従ユニット20側で
は転送データTRDの開始時点で“0”から°1゛°に
変化する第2の同期信号を生成し、更にこの同期信号を
適当に遅延させれば従ユニット20側で主ユニットl。(Operation) As is clear from the timing chart of FIG. 4, the transfer data TRD is transferred only once during the period T of the synchronization signal FS. Although the transfer period of the transfer data TRD is not constant in FIG.
Even if the transfer start time of the transfer data TRD is fixed at the time when the first synchronization signal FS changes from "o" to °゛1°゛ within a range not exceeding the maximum time T□8, it will not work. There is no impact. The transfer period of the transfer data TRD is set by the synchronization signal F.
By matching the period T of S, the slave unit 20 side generates a second synchronization signal that changes from "0" to °1 ° at the start of the transfer data TRD, and further delays this synchronization signal appropriately. If so, the main unit l on the slave unit 20 side.
側の第1の同期信号FSと同じ周期で、且つ同じタイミ
ングで変化する第3の同期信号を得ることができる。It is possible to obtain a third synchronization signal that changes at the same period and timing as the first synchronization signal FS on the side.
(実施例)
第3図に対応させて示す第1図に従って、本発明の詳細
な説明する。(Example) The present invention will be described in detail with reference to FIG. 1 shown in correspondence with FIG. 3.
主ユニットlOは制御指令回路11と、第1の同期信号
FSを出力する同期制御回路12と、制御指令回路11
からの制御データを格納する送信データバッファ13と
、この送信データバッファ13のデータTDを転送デー
タTRTとして前記第1の同期信号FSが°゛0”から
“1”に変化した時点から時間T0後に転送を開始し、
外部に圧力する送信回路15とから構成されている。ま
た従ユニット20は、転送データTIITを受取って転
送データTRTの開始時点に“0′°から“1′°に変
化する第2の同期信号SSを出力し、転送データの内容
、即ち制御データを受信して受信データバッファ23に
出力する受信回路22と、第2の同期信号SSを遅延さ
せて第1の同期信号FSと同じタイミングで変化する第
3の同期信号TSを出力する遅延回路24と、第3の同
期信号TSを受取って主ユニット10と同一の制御周期
で動作し、機械を制御する機械制御回路21と、機械制
御回路21がその動作に必要になった時まで制御データ
を格納しておく受信データバッファ23とで構成されて
いる。The main unit IO includes a control command circuit 11, a synchronization control circuit 12 that outputs a first synchronization signal FS, and a control command circuit 11.
A transmission data buffer 13 stores control data from the transmission data buffer 13, and the data TD of this transmission data buffer 13 is used as transfer data TRT after a time T0 from the time when the first synchronization signal FS changes from 0 to 1. start the transfer,
It is composed of a transmitting circuit 15 that applies pressure to the outside. Further, the slave unit 20 receives the transfer data TIIT and outputs a second synchronization signal SS that changes from "0'° to "1'° at the start of the transfer data TRT, and transmits the contents of the transfer data, that is, the control data. a receiving circuit 22 that receives the signal and outputs it to the reception data buffer 23; and a delay circuit 24 that delays the second synchronizing signal SS and outputs a third synchronizing signal TS that changes at the same timing as the first synchronizing signal FS. , a machine control circuit 21 that receives the third synchronization signal TS and operates in the same control cycle as the main unit 10 to control the machine, and stores control data until the machine control circuit 21 is needed for its operation. It is composed of a receive data buffer 23 for storing data.
このような構成において、そめ動作を第2図のタイミン
グチャートを参照して説明する。In such a configuration, the bending operation will be explained with reference to the timing chart of FIG. 2.
第2図(八)に示すように第1の同期信号FSは周期T
の同期信号であり、第1の同期信号FSが°0“から”
1”に変化した時点tloをトリガにして、制御指令回
路11は送信データバッファ13に時間T。以内に同図
([l)の如く制御データを書込む(状態A)。時間T
。後の時点tl+ に送信回路15は、送信データバッ
ファ13のデータTDを転送データTRTとして第2図
(C)のように従ユニット20に送る(状態B)。従ユ
ニット20の受信回路22は転送データTRTの受信開
始と同時に、つまり時点t、に°0°°から“1”に変
化する第2の同期信号SSを第2図(D)の如く生成し
て出力する(状態C)。そして、遅延回路24は、第2
の同期信号SSを時間T1゜(・T−T、)だけ遅延さ
せた時点t12に第3の同期信号TSを第2図(E)の
ように生成して出力する(状態D)。以上の動作により
、第3の同期信号TSは第1の同期信号FSに対して時
間T。+1.。−TO+T−To−T 、即ち1周期分
だけ遅延した信号となり、見かけ上第1の同期信号FS
と第3の同期信号TSは周期が同じで、且つ同じタイミ
ングで変化する信号となる。As shown in FIG. 2 (8), the first synchronization signal FS has a period T
, and the first synchronization signal FS is from °0"
Using the time tlo when the value changes to 1'' as a trigger, the control command circuit 11 writes control data to the transmission data buffer 13 within time T. (state A) as shown in the figure ([l).
. At a later time tl+, the transmitting circuit 15 sends the data TD in the transmitting data buffer 13 as transfer data TRT to the slave unit 20 as shown in FIG. 2(C) (state B). The receiving circuit 22 of the slave unit 20 generates a second synchronizing signal SS that changes from 0° to "1" at the same time as the reception of the transfer data TRT starts, that is, at time t, as shown in FIG. 2(D). (state C). Then, the delay circuit 24
The third synchronizing signal TS is generated and output as shown in FIG. 2(E) at time t12, when the synchronizing signal SS is delayed by a time T1° (.TT,) (state D). With the above operation, the third synchronization signal TS is generated at a time T relative to the first synchronization signal FS. +1. . -TO+T-To-T, that is, the signal is delayed by one period, and it appears to be the first synchronization signal FS.
and the third synchronization signal TS have the same period and change at the same timing.
尚、受信データバッファ23への書込み、読出しの動作
については従来技術と全く同一である(第2図(F)
、 CG)参照)。Note that the operation of writing to and reading from the reception data buffer 23 is exactly the same as that of the prior art (Fig. 2 (F)).
, CG)).
(発明の効果)
以上のように本発明によれば、−木の信号により同期信
号及び転送データを送ることが可能となり、NG装置内
部の信号線の数を減少させ得、電線処理スペース及びコ
ストを抑えたNC装置を実現することができる。(Effects of the Invention) As described above, according to the present invention, it is possible to send a synchronization signal and transfer data using wooden signals, the number of signal lines inside the NG device can be reduced, and the wire processing space and cost can be reduced. It is possible to realize an NC device that suppresses the noise.
第1図は本発明の一実施例を示すブロック構成図、第2
図はその動作例を示すタイミングチャート、第3図は従
来装置例を示すブロック構成図、第4図はその動作例を
示すタイミングチャートである。
10・・・主ユニット、11・・・制御指令回路、12
・・・同期制御回路、13・・・送信データバッファ、
14.15・・・送信回路、20・・・従ユニット、2
1・・・m械制御回路、22・・・受信回路、23・・
・受信データバッファ、24・・・遅延回路。FIG. 1 is a block diagram showing one embodiment of the present invention, and FIG.
FIG. 3 is a timing chart showing an example of its operation, FIG. 3 is a block diagram showing an example of a conventional device, and FIG. 4 is a timing chart showing an example of its operation. 10... Main unit, 11... Control command circuit, 12
...Synchronization control circuit, 13...Transmission data buffer,
14.15... Transmission circuit, 20... Slave unit, 2
1... m machine control circuit, 22... receiving circuit, 23...
- Reception data buffer, 24...delay circuit.
Claims (1)
トと従ユニットとの間でデータ転送を行ない、且つ各ユ
ニットが同期をとりながら機械を制御する同期制御数値
制御装置において前記主ユニットから前記従ユニットへ
転送するデータを前記主ユニット内部の第1の同期信号
と同一周期で転送し、前記従ユニットは前記主ユニット
から転送されたデータに基づいて前記第1の同期信号と
同じ周期の第2の同期信号を抽出し、前記第2の同期信
号を一定時間遅延させることにより前記第1の同期信号
と同一周期で且つ同一タイミングで変化する第3の同期
信号を生成することにより、前記主ユニット及び従ユニ
ットを同一周期で且つ同一タイミングで同期制御するよ
うにしたことを特徴とする同期制御数値制御装置。1. In a synchronous control numerical control device that is composed of a plurality of units, data is transferred between the main unit and the slave unit, and each unit synchronizes to control the machine, from the master unit to the slave unit. The data to be transferred to the main unit is transmitted in the same cycle as the first synchronization signal inside the main unit, and the slave unit transmits the second synchronization signal in the same cycle as the first synchronization signal based on the data transferred from the main unit. The main unit and A synchronous control numerical control device characterized in that slave units are synchronously controlled in the same period and at the same timing.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10847089A JPH0731530B2 (en) | 1989-04-27 | 1989-04-27 | Synchronous control NC device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10847089A JPH0731530B2 (en) | 1989-04-27 | 1989-04-27 | Synchronous control NC device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02285404A true JPH02285404A (en) | 1990-11-22 |
JPH0731530B2 JPH0731530B2 (en) | 1995-04-10 |
Family
ID=14485572
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10847089A Expired - Fee Related JPH0731530B2 (en) | 1989-04-27 | 1989-04-27 | Synchronous control NC device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0731530B2 (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08161021A (en) * | 1994-12-08 | 1996-06-21 | Fanuc Ltd | Data transmission system |
JP2000253689A (en) * | 1999-02-25 | 2000-09-14 | Hitachi Ltd | Motor controller and its synchronizing method |
JP2006187134A (en) * | 2004-12-28 | 2006-07-13 | Toshiba Mitsubishi-Electric Industrial System Corp | Motor control device |
US7432674B2 (en) | 2005-03-04 | 2008-10-07 | Fanuc Ltd. | Control system |
JP2015027151A (en) * | 2013-07-25 | 2015-02-05 | パナソニック株式会社 | Motor control system |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5359320B2 (en) * | 2009-01-29 | 2013-12-04 | 株式会社ジェイテクト | Machine Tools |
-
1989
- 1989-04-27 JP JP10847089A patent/JPH0731530B2/en not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08161021A (en) * | 1994-12-08 | 1996-06-21 | Fanuc Ltd | Data transmission system |
JP2000253689A (en) * | 1999-02-25 | 2000-09-14 | Hitachi Ltd | Motor controller and its synchronizing method |
JP2006187134A (en) * | 2004-12-28 | 2006-07-13 | Toshiba Mitsubishi-Electric Industrial System Corp | Motor control device |
US7432674B2 (en) | 2005-03-04 | 2008-10-07 | Fanuc Ltd. | Control system |
JP2015027151A (en) * | 2013-07-25 | 2015-02-05 | パナソニック株式会社 | Motor control system |
Also Published As
Publication number | Publication date |
---|---|
JPH0731530B2 (en) | 1995-04-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20030039178A (en) | Circuit and method for generating output control signal in synchronous semiconductor memory device | |
US7017067B2 (en) | Method and bus system for synchronizing a data exchange between a data source and a control device | |
JPH02285404A (en) | Synchronous control nc device | |
JPS61170150A (en) | Slave station controller of reference station in time division multiple address system | |
JP2001265716A (en) | Device and method for transmitting information | |
US5969550A (en) | Method and apparatus for mutual synchronization of ASIC devices | |
JPS61161568A (en) | Information transmission system | |
JP3413894B2 (en) | Serial transmission device | |
JPH11312116A (en) | Synchronizing device for synchronous dynamic random access memory | |
JPH06224782A (en) | Multiplexer | |
JPS5972845A (en) | Asynchronous data receiving circuit | |
KR100364673B1 (en) | Method for transmitting burst data in sun bus | |
KR20020084725A (en) | Memory controller for data transporting with low speed periperal device | |
JPS6220450A (en) | Buffer memory control system | |
JPH02162860A (en) | Communication method between master station versus plural slave stations | |
JP3042084B2 (en) | Interface circuit | |
JPH0439938B2 (en) | ||
JP2745775B2 (en) | Synchronous operation compatible measuring device | |
JPH0561794A (en) | Serial data transmitter | |
JPH01288128A (en) | Two-way data transfer control method | |
JPH023235B2 (en) | ||
JPS62204359A (en) | Synchronizing data transfer system | |
JPH04182852A (en) | Dma control processing system | |
JPS62234437A (en) | Data communication synchronizing device | |
JPH08154088A (en) | Phase adjusting circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |