JPH0228460Y2 - - Google Patents

Description

【考案の詳細な説明】 〔考案の技術分野〕 本考案は同一周波数をもつ２つの交流信号間の
電圧比を測定する交流電圧比測定回路に関する。

〔従来技術およびその問題点〕

交流電圧比を正確に測定するには、両交流電圧
をそれぞれ直流電圧に変換した後、一方の直流電
圧で積分コンデンサを一定時間だけ充電し、次に
他方の直流電圧で前記の充電電荷を放電せしめ、
もつて前記充、放電の時間比から求めていた。こ
ういつた方法によれば、被測定交流信号に重畳さ
れる商用電源からの誘導雑音は、交直変換回路と
して全波整流回路を用いることにより軽減され得
る。前記全波整流回路は、一般に入、出力間にお
けるレスポンス特性の低下を防ぐために平滑回路
が省略されているため、その整流出力は脈動波電
流となる。したがつて前記の脈動波電流を積分し
た場合に、その積分された直流電圧の大きさと被
測定交流信号の大きさとを正確に対応させるに
は、積分時間を前記脈動波電流の周期の整数倍に
しなければならない。このように交流の被測定電
圧を全波整流した電圧で積分コンデンサを充電さ
せる場合、その充電時間を脈動波電流の周期また
はその整数倍に設定することは極めて容易であ
る。これに対して前記積分コンデンサの充電電荷
を他方の全波整流電圧（これは勿論前記の脈動波
周期と同じ周期をもつ）で零レベルまで放電させ
る場合、その放電時間が該脈動波周期またはその
整数倍になるとは限らないので、測定結果に誤差
が生ずる可能性大である。したがつて高精度の測
定をすることができない。この場合には、クロツ
ク・パルスの周期を短かくして放電時間を細かく
読みとつたとしても誤差が含まれている可能性が
大きく、無意味である。したがつて、意味のある
計数値を得るには、放電時間を計数するためのク
ロツク・パルスの周期は脈動波の周期に等しくす
るのがよい。しかしながら、４桁のデイジタル計
器を用いて一万分の一の分解能を得ようとすれ
ば、少なくとも脈動波周期の一万倍の放電時間を
必要とする。たとえば交流電圧の周波数が1MHz
すなわち周期1μsであれば、上記の分解能を得る
には10msの放電時間で充分であるが、1KHzの交
流電圧に対する放電時間は10秒となり、結局低周
波数信号に対する測定時間は大幅に増加する。

上記欠点を除去するため、特許願昭和48年第
34274号「交流電圧比測定装置」記載の装置が知
られている。前記出願に係る装置は２個の積分回
路及びホールド回路を主要な構成要素とし、装置
全体のシーケンスを制御する回路は複雑なものに
なつている。より具体的に言えば、この先行出願
では２個の積分回路の動作と連携させてホールド
回路の入力のスイツチを開閉する必要があるた
め、これら積分回路およびホールド回路の動作を
制御するためのシーケンス信号の種類が多くなつ
ており、またこれら多数のシーケンス信号を必要
なタイミングで発生するための回路構成も複雑化
している。

〔考案の目的〕

本考案は上述した従来技術の問題点を解消し、
構成要素及び論理制御をより簡略化した交流電圧
測定回路を提供することにある。

〔考案の概要〕

本願考案の一実施例によれば、第１切換手段を
介して被測定交流電圧または基準交流電圧を導入
し出力端に整流電圧を得る整流回路と、積分コン
デンサを含みそして第２切換手段を介して導入さ
れた前記整流電圧を積分する第１積分回路と、積
分コンデンサを含みそして第３切換手段を介して
前記第１積分回路の積分出力電圧を直接積分する
第２積分回路と、前記第２積分回路の出力レベル
を検出するレベル検出器と、前記第１，第２，第
３切換手段を制御する制御回路と、前記制御回路
に接続された計数表示回路を具備した交流電圧比
測定回路が与えられる。

すなわち、上述の先行出願では、 脈動分を含んでいる整流出力を整数周期だけ
積分する第１積分回路。

この整数周期の積分が終了したときの第１積
分回路の出力を次段で一定時間の間使用するた
めに記憶しておくホールド回路。

ホールド回路の出力を積分する第２積分回
路。

が設けられている。しかし、この内の第１積分回
路の積分終了時の出力を保持しておくことにより
第２積分回路にこれを一定期間供給するためのホ
ールド回路の機能は、第１積分回路が兼ねること
ができることができるという新たな知見に基づ
き、本考案を着想するに到つたものである。

〔考案の実施例〕

以下、図面を用いて本考案を詳述する。

第１図は、本考案の一実施例の交流電圧比測定
回路全体を示す電気的ブロツク図である。図にお
いて、第１入力端子１１には交流被測定電圧V_x
が、第２入力端子１２には交流基準電圧V_Rが印
加される。これら入力端子１１，１２の一方は、
スイツチＳ１を介して同期整流回路１３の入力端
に接続される。同期整流回路１３には、その出力
位相を制御するための位相制御回路１４が接続さ
れる。そして同期整流回路１３の出力端には整流
電圧Ｅ１が生じる。整流電圧Ｅ１はスイツチＳ２
を介して第１積分回路１５に印加される。第１積
分回路１５には、積分コンデンサ１６及びリセツ
ト用スイツチＳ３が含まれる。第１積分回路１５
の積分出力電圧Ｅ２はスイツチＳ４を介して第２
積分回路１７に印加される。ここで第２積分回路
１７は、積分コンデンサ１９及びリセツト用スイ
ツチＳ５を含む。第２積分回路１７の積分出力電
圧Ｅ３は零レベル検出器２０に印加される。そし
て電圧Ｅ３が零ボルトに達したとき、零クロス信
号２１が論理制御回路２２に送り出される。論理
制御回路２２に接続されている表示器２３は、論
理制御回路２２において計算された電圧比を表示
する。また第１積分回路１５の出力端に接続され
ている極性識別回路２４は積分出力電圧Ｅ２の極
性を判別して位相制御回路１４へ識別信号２５を
送出する。識別信号２５を受信した位相制御回路
１４は必要に応じて整流電圧Ｅ１の極性を反転さ
せ、あるいは同期整流位相角を変化させる。一般
に同期整流回路は、基準電圧に対して0゜，90゜，
180゜等の位相差を有する成分を検出するために用
いられ、ベクトル電圧比を求める装置にあつては
必須の回路となる。しかし、本実施例においては
説明の都合上、図示された如き両波整流電圧Ｅ１
が送出されているものと仮定する（本発明の要旨
とは無関係であるため）。なおスイツチＳ１ない
しＳ５の開閉は、全て論理制御回路２２が制御す
る。

第２図は、第１図に示した積分回路１５及び１
７の出力電圧を示したタイミング図である。本図
において縦軸は電圧、横軸は時間の経過を表わし
ている。

以下、第１図及び第２図を用いて本回路の動作
を説明する。なお積分コンデンサ１６及１９はス
イツチＳ３及びＳ５を予め閉じることにより、放
電させておくものとする。

(1) 第ステツプ スイツチＳ１を端子１１側に倒し、スイツチ
Ｓ２を閉じ、スイツチＳ３，Ｓ４，Ｓ５は開い
ておく。

上記状態を、所定期間Ｔ１だけ継続させる。

このことにより、第１積分回路１５の出力電圧
Ｅ２は脈動的に増加していく。但し、期間Ｔ１
は、被測定入力電圧V_xにおける一周期の整数倍
とする。

(2) 第ステツプ 第ステツプの後、スイツチＳ２を開き、ス
イツチＳ４を閉じる。その他のスイツチは、第
ステツプの状態を保つ。

上記状態を任意の期間Ｔ２だけ継続させる。

このことにより、第２積分回路１７の出力電圧
Ｅ３は直線的に降下していく。

(3) 第ステツプ 期間Ｔ２経過後、スイツチＳ４を開く。

その後、スイツチＳ３を閉じて積分回路１５
をリセツトさせる。

(4) 第ステツプ スイツチＳ１を端子１２側に倒し、スイツチ
Ｓ２を閉じる。スイツチＳ３，Ｓ４，Ｓ５は開
いたままとする。このとき極性識別回路２４及
び位相制御回路１４は、第１積分回路１５の出
力電圧Ｅ２が第ステツプにおける出力極性と
逆になるよう作動する。

上記状態のまま、所定期間Ｔ３だけ継続させ
る（期間Ｔ３はＴ１に等しくする）。

(5) 第ステツプ 第ステツプの後、スイツチＳ２を開き、ス
イツチＳ４を閉じる。その他のスイツチは、第
ステツプの状態を保つ。

第２積分回路17の出力電圧Ｅ３が直線的に上
昇していき、零ボルトに達するまで上記状態を
継続させる。第ステツプを開始してから零ク
ロス信号２１が発生されるまでの時間Ｔ４は論
理制御回路２２により測定される。

以上のステツプにおいて、Ｔ１＝Ｔ３と設定し
たため 電圧比＝V_x／V_R＝T4／T2 で与えられる。Ｔ４／Ｔ２の計算は論理制御回路
２２において実行され、その結果は表示器２３に
表示される。

以上詳述した如く、第１積分回路１５は入力電
圧を積分する機能に加えて、自分自身の積分出力
を第２積分回路１７が積分し終わるまでの間保持
するというホールド回路の機能をも合わせ持つて
いる。

なお、このように第１積分回路１５がホールド
回路の機能も兼ねるという構成上の相違点によ
り、本願考案に基づく回路は上述の先行出願と動
作がかなり異なつてくる。具体的には、本実施例
の動作シーケンスでは、第ステツプでの第２積
分回路１７の積分動作と、第ステツプでの第１
積分回路１５での積分動作が別々の時間帯に行わ
れている。上述の先行出願の動作においてはこれ
ら２つのステツプが同時に行われるので、一見す
ると本実施例の方が測定時間がかなり長くなるよ
うに思われるかもしれない。しかしながら、本実
施例の第ステツプの積分はその直前の第ステ
ツプの期間中の積分動作の結果の一定のレベルの
電圧の積分であるから、第ステツプや第ステ
ツプの積分のように微小な脈流を積分する場合に
比べて極めて短時間で完了することができる。さ
らに本実施例の動作においては、先行出願で使用
されていたホールド回路が存在していないため、
ホールド回路にホールド動作を行わせるために要
する時間（２回分）が不要となる。その結果、先
行出願とほとんど変わらないか、場合によつては
先行出願のものよりもかえつて速い動作を達成す
ることが可能となる。また、既に述べたように、
シーケンス制御対象が減つたうえに動作シーケン
スが単純になるので、このシーケンス制御のため
に必要な制御信号の発生が簡単になる。すなわ
ち、先行出願の構成に比べて簡単化された構成・
動作にもかかわらず、ほとんど同等あるいはより
高速の測定動作を達成することができる。

なお、本実施例において極性識別回路２４は第
１積分回路１５の後段に接続されているが、第２
積分回路１７の後段に接続しても本考案の用紙を
変更するものではない。さらに電圧V_x，V_Rの極
性が貴値の場合、位相制御回路１４及び極性識別
回路は不要となる。

〔考案の効果〕 以上詳細に説明したように、本考案によれば、
従来技術に比べて構成および制御シーケンスを大
幅に簡略化しながらもそれにともなう欠点の少な
い電圧比測定回路が得られる。

【図面の簡単な説明】

第１図は本考案の一実施例を示す電気的回路
図、第２図はその動作を説明するためのタイミン
グ図である。 １１……被測定交流電圧V_xの入力端子、１２
……基準交流電圧V_Rの入力端子、１３……後期
整流回路、１４……位相制御回路、１５……第１
積分回路、１７……第２積分回路、２０……零レ
ベル検出器、２２……論理制御回路、２３……表
示器、２４……極性識別回路。

Claims (1)

1. 【実用新案登録請求の範囲】 第１切換手段を介して被測定交流電圧または基
   準交流電圧を導入し出力端に整流電圧を得る同期
   整流回路と、 積分コンデンサを含みそして第２切換手段を介
   して導入された前記整流電圧を積分する第１積分
   回路と、 積分コンデンサを含み前記第１積分回路が積分
   動作を中止して一定の積分出力電圧を保持してい
   る間に第３切換手段を介して前記一定の積分出力
   電圧を直接積分する第２積分回路と、 前記第２積分回路の出力レベルを検出するレベ
   ル検出器と、 前記第１，第２，第３切換手段を制御する制御
   回路と、 前記制御回路に接続された計数表示回路 を具備して成る交流電圧比測定回路。