JPH0515045A - 漏電遮断器 - Google Patents

Abstract

(57)【要約】 【目的】 ノイズによる誤動作を極力防止し、回路構成
が複雑化しないようにする。 【構成】 漏電ＩＣ７のホールド部１７は、フリップフ
ロップ回路２０，充電用及び放電用定電流回路２１及び
２２並びにコンパレータ２４，２５から構成される。フ
リップフロップ回路２０は、プリセット端子ＰＲに入力
信号が入力されると、出力端子Ｑから出力信号を出力
し、充電用定電流回路２１を介して外付けのコンデンサ
１３を充電させ、出力端子Ｑの出力信号がなくなると、
放電用定電流回路２２介してコンデンサ１３を放電させ
る。コンパレータ２４はコンデンサ１３の端子間電圧Ｖ
１３が第１の基準電圧Ｅ１以上の時にホールド出力信号
Ｐ１７を出力し、コンパレータ２５は端子間電圧Ｖ１３
が第２の基準電圧Ｅ２以上の時に出力信号Ｐ２５を出力
してフリップフロップ回路２０をクリアさせる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、零相変流器からの零相
検出信号に基づいて漏電の有無を判定する漏電遮断器に
関する。

【０００２】

【従来の技術】従来より、負荷に電力を供給する主回路
に設けられた零相変流器の零相検出信号に基づいて漏電
の有無を判定する漏電検出手段たる漏電検出用集積回路
を備えた漏電遮断器としては、例えば、特願昭５７−１
５９９８０号に開示されたようなものがある。

【０００３】即ち、この従来の漏電遮断器における漏電
検出用集積回路は、零相変流器からの零相検出信号が動
作レベル以上の時に漏電検出信号を出力する漏電判定部
を設け、その漏電検出信号をホールドしてそのホールド
した漏電検出信号の継続時間をクロックパルス発生回路
からのクロックパルスによりカウントするカウンタを有
するホールド部を設け、このホールド部のカウンタのカ
ウント値が所定値となった時に前記主回路に介在された
主接点を開放させるための引外し装置に引外し信号を与
える引外し信号発生部を設ける構成としたものである。

【０００４】

【発明が解決しようとする課題】従来の構成では、ホー
ルド部は、デジタル処理を行なう各部で構成されている
ので、パルス状のノイズによっても動作即ち誤動作する
問題がある。

【０００５】又、高精度の検出を行なうためには、クロ
ックパルス発生回路のクロックパルス周波数を高くする
必要があるが、漏電遮断器の電源たる５０Ｈｚ若しくは
６０Ｈｚの商用電源からでは高周波数のクロックパルス
を得ることはできない。従って、従来では、安定した高
周波数のクロックパルスを得るためには、クロックパル
ス発生回路として、高周波数で発振する発振器及びこの
発振器の出力周波数を分周する分周器等で構成する必要
があり、それだけ、回路構成が複雑になる。

【０００６】本発明は上記事情に鑑みてなされたもの
で、その目的は、ノイズにより誤動作することを極力防
止し得、回路構成が複雑化することがない漏電遮断器を
提供するにある。

【０００７】

【課題を解決するための手段】本発明の漏電遮断器は、
負荷に電力を供給する主回路に主接点を介在させ、前記
主回路に零相変流器を設け、この零相変流器からの零相
検出信号に基づいて漏電の有無を検出する漏電検出手段
を設け、この漏電検出手段からの引外し信号により前記
主接点を開放させる引外し装置を設けて、前記漏電検出
手段を、零相変流器の前記零相検出信号が動作レベル以
上の時に漏電検出信号を出力する漏電判定部と、この漏
電判定部からの漏電検出信号を受けてその漏電検出信号
の出力時間に応じたホールド出力信号を出力するととも
に前記漏電検出信号の出力時間が一定時間を超える時に
は前記ホールド出力信号の出力時間を設定時間に制限す
るホールド部と、このホールド部からのホールド出力信
号をディレイさせるディレイ部と、このディレイ部から
のディレイ出力信号に応じて引外し信号を出力する引外
し信号発生部とから構成したことを特徴とする。

【０００８】

【作用】本発明の漏電遮断器によれば、漏電検出手段の
ホールド部は、漏電判定部からの漏電検出信号の出力時
間に応じたホールド出力信号を出力するとともに、前記
漏電検出信号の出力時間が一定時間を超える時には前記
ホールド出力信号の出力時間を設定時間に制限する構成
であるので、アナログ的に処理することが可能になり、
従って、パルス状のノイズに対処することができるので
ある。

【０００９】

【実施例】以下、本発明の一実施例につき図面を参照し
ながら説明する。

【００１０】先ず、図２に従って全体の概略的構成につ
いて述べる。三相の主回路１を構成する導体１ａ乃至１
ｃは、各一端側が主接点２ａ乃至２ｃを介して電源側端
子３ａ乃至３ｃに接続されるとともに、各他端側が負荷
側端子４ａ乃至４ｃに接続されている。零相変流器５
は、主回路１にその導体１ａ乃至１ｃを通じて流れる地
絡電流を検出するように設けられたもので、この零相変
流器５の出力端子間に電流サンプリング用の抵抗６が接
続されている。そして、抵抗６の両端子は、漏電検出手
段たる漏電検出用集積回路（以下漏電ＩＣと略称する）
７の端子Ｚ１，Ｚ２に接続されている。

【００１１】引外し装置たる引外しコイル８は、引外し
信号に基づいて前記主接点２ａ乃至２ｃを開放させると
いう引外し動作を行なうもので、全波整流回路９の直流
出力端子９ａ，９ｂ間にサイリスタ１０を介して接続さ
れている。上記全波整流回路９の交流入力端子９ｃ，９
ｄは例えば主回路１の導体１ｃ，１ａに接続されてお
り、斯かる全波整流回路９の正，負の直流出力端子９
ａ，９ｂ間には電流制限用抵抗１１及び平滑用コンデン
サ１２の直列回路が接続されている。

【００１２】この場合、漏電ＩＣ７にあっては、全波整
流回路９の直流出力端子９ａ，９ｂ間から電流制限用抵
抗１１を介して給電される構成（電源用端子Ｖcc及びグ
ランド端子ＧＮＤがコンデンサ１２の両端に接続された
構成）となっており、その信号出力用の端子Ｐにはサイ
リスタ１０のゲート端子が接続されている。又、漏電Ｉ
Ｃ７の外付素子用の端子Ｄ１及びＤ２は、外付けの信号
処理用コンデンサ１３及び１４を介してグランド端子Ｇ
ＮＤに接続されている。

【００１３】斯かる漏電ＩＣ７の内部構成は次のように
なっている。即ち、電源用端子Ｖcc及びグランド端子Ｇ
ＮＤに接続された電源回路１５の電源ラインＤＣは、漏
電判定部１６，ホールド部１７，ディレイ部１８及び引
外し信号発生部たるラッチ部１９の電源入力端子に接続
されており、夫々に安定化した直流電源電圧を供給する
ようになっている。

【００１４】漏電判定部１６は、その二つの入力端子が
端子Ｚ１，Ｚ２に接続されていて、端子Ｚ１，Ｚ２間に
与えられる零相検出信号たる検出電圧Ｖｄが動作レベル
−Ｅｄを超えた時にハイレベルの漏電検出信号Ｐ１６を
出力端子から出力するようになっている。そして、この
漏電検出部１６の出力端子は、後述するように構成され
るホールド部１７の入力端子Ｉに接続されており、その
ホールド部１７の出力端子Ｏはディレイ部１８の入力端
子に接続されている。

【００１５】ディレイ部１８は、ホールド部１７からの
ホールド出力信号Ｐ１７がハイレベルの時にコンデンサ
１４に充電させ、ホールド出力信号Ｐ１７がロウレベル
の時にコンデンサ１４から放電させるようになってお
り、その端子間電圧Ｖ１４を出力端子からディレイ出力
信号として出力するようになっている。

【００１６】ラッチ部１９は、その入力端子がディレイ
部１８の出力端子に接続され、コンデンサ１４の端子電
圧Ｖ１４が動作電圧Ｅｃを超えるようになると、出力端
子からハイレベル信号を出力した状態を保持するように
なり、そのハイレベル信号が引外し信号Ｓｔとして端子
Ｐから出力されるようになっている。

【００１７】さて、ホールド部１７の具体的構成につき
図１を参照して説明する。即ち、Ｄ形のフリップフロッ
プ回路２０において、プリセット端子ＰＲは入力端子Ｉ
に接続され、データ端子Ｄはグランド端子ＧＮＤに接続
されている。又、電源ラインＤＣとグランド端子ＧＮＤ
との間には、充電用定電流回路２１及び放電用定電流回
路２２が直列に接続されており、前記フリップフロップ
回路２０の出力端子Ｑは、放電用定電流回路２１の制御
端子に接続されているとともに、インバータ回路２３を
介して放電用定電流回路２２の制御端子に接続されてい
る。

【００１８】この場合、充電用及び放電用定電流回路２
１及び２２は、各制御端子にハイレベルの信号が与えら
れると、夫々有効化されて動作するようになっている。

【００１９】更に、上記定電流回路２１及び２２の共通
接続点は、端子Ｄ１に接続されているとともに、コンパ
レータ２４及び２５の各非反転入力端子（＋）に接続さ
れている。又、コンパレータ２４の反転入力端子（−）
には第１の基準電圧Ｅ１が与えられた基準入力端子２６
が接続され、コンパレータ２５の反転入力端子（−）に
は第２の基準電圧Ｅ２（Ｅ２＞Ｅ１）が与えられた基準
入力端子２７が接続されている。そして、コンパレータ
２５の出力端子はフリップフロップ回路２０のクリア端
子ＣＬに接続され、コンパレータ２４の出力端子は出力
端子Ｏに接続されている。

【００２０】次に、本実施例の作用につき図３及び図４
をも参照しながら説明する。

【００２１】先ず、図３に従ってホールド部１７の動作
について述べる。ホールド部１７のフリップフロップ回
路２０は、データ端子Ｄがグランド端子ＧＮＤに接続さ
れて図３（ａ）のようにロウレベルであるので、クリア
端子ＣＬとプリセット端子ＰＲとの入力状態に応じて出
力端子Ｑの出力状態が変化するようになっており、ここ
では、クリア端子ＣＬの入力信号が優先である。

【００２２】今、フリップフロップ回路２０のプリセッ
ト端子ＰＲに図３（ｂ）で示すように短い時間ｔ１のハ
イレベルの入力信号Ｐ１６ａが与えられたとすると、フ
リップフロップ回路２０は、出力端子Ｑから図３（ｄ）
で示すように時間ｔ１だけハイレベルの出力信号Ｐ２０
ａを出力するようになる。そして、この出力信号Ｐ２０
ａは充電用定電流回路２１の制御端子に与えられるの
で、その充電用定電流回路２１が動作してコンデンサ１
３に充電を行なわせる。これにより、コンデンサ１３の
端子間電圧Ｖ１３ａは図３（ｅ）に示すように上昇す
る。

【００２３】その後、フリップフロップ回路２０の出力
端子Ｑの出力信号Ｐ２０ａがなくなると（ロウレベルに
なると）、今度はインバータ回路２３から放電用定電流
回路２２の制御端子にハイレベルの信号が与えられるよ
うになり、その放電用定電流回路２２が動作してコンデ
ンサ１３を放電させる。従って、コンデンサ１３の端子
間電圧Ｖ１３ａは下降するようになる。この場合、コン
パレータ２４は、コンデンサ１３の端子間電圧Ｖ１３ａ
と第１の基準電圧Ｅ１とを比較して、端子間電圧Ｖ１３
ａが基準電圧Ｅ１以上の時にハイレベルのホールド出力
信号Ｐ１７ａを出力するようになる（図３（ｆ）参
照）。即ち、ホールド出力信号Ｐ１７ａの時間ｔａは入
力信号（漏電検出信号）Ｐ１６ａの時間ｔ１に応じた長
さとなる。

【００２４】そして、このホールド部１７からのホール
ド出力信号Ｐ１７ａがディレイ部１８に与えられるの
で、ディレイ部１８はそのホールド出力信号Ｐ１７ａの
出力時間だけコンデンサ１４に充電させるようになり、
そのコンデンサ１４の端子間電圧Ｖ１４ａは、図３
（ｇ）で示すようになって、ラッチ部１９の所定レベル
Ｅｃに達することはない。

【００２５】次に、フリップフロップ回路２０のプリセ
ット端子ＰＲに前述の時間ｔ１よりも大なる時間ｔ２の
ハイレベルの入力信号Ｐ１６ｂが与えられたとすると、
前述同様に、フリップフロップ回路２０は出力端子Ｑか
らハイレベルの出力信号Ｐ２０ｂを出力するようにな
る。ところが、出力信号Ｐ２０ｂが一定時間ｔ３（ｔ１
＜ｔ３＜ｔ２）以上継続すると、図３（ｅ）で示すよう
にコンデンサ１３の端子間電圧Ｖ１３ｂがコンパレータ
２５の基準電圧Ｅ２以上となり、コンパレータ２５がハ
イレベルの出力信号Ｐ２５を出力するようになる。この
出力信号Ｐ２５はフリップフロップ回路２０のクリア端
子ＣＬに与えられるので、そのフリップフロップ回路２
０はクリアされて出力端子Ｑの出力信号Ｐ２０ｂを直ち
にロウレベルとする。

【００２６】これにより、コンデンサ１３は、時間ｔ３
の一定時間だけ充電され、その後は放電されるようにな
り、ホールド部１７のホールド出力信号Ｐ１７ｂは図３
（ｆ）に示すようになる。即ち、この場合のホールド出
力信号Ｐ１７ｂは、入力信号（漏電検出信号）１６ｂの
時間ｔ２とは関係なく、時間ｔ３によって設定された設
定時間ｔｂに制限されるのである。そして、このホール
ド出力信号Ｐ１７ｂの出力時間だけ充電されるコンデン
サ１４の端子間電圧Ｖ１４ｂも所定レベルＥｃに達する
ことはない。

【００２７】尚、コンパレータ２５は、ヒステリシス特
性を有していて、コンデンサ１３の端子間電圧Ｖ１３ｂ
が基準電圧Ｅ２よりも小になっても直ちに出力信号Ｐ２
５をロウレベルとすることはなく、例えば所定時間（ｔ
２−ｔ３）以上はハイレベル状態を維持するようになっ
ている。

【００２８】さて、図４に従って主回路１の導体１ａ乃
至１ｃに地絡電流が流れた場合につき述べる。即ち、導
体１ａ乃至１ｃに地絡電流が流れた時（漏電事故が発生
した時）には、図４（ａ）に示すようにその地絡電流に
応じたレベルの検出電圧Ｖｄが漏電ＩＣ７の端子Ｚ１，
Ｚ２間に与えられるようになる。そして、この検出電圧
Ｖｄは漏電判定部１６に与えられるので、漏電判定部１
６は検出電圧Ｖｄが動作レベル−Ｅｄ以上の部分で図４
（ｂ）で示すようにハイレベルの漏電検出信号Ｐ１６を
出力するようになり、これがホールド部１７に与えられ
る。ホールド部１７においては、前述したように、第１
及び第２の基準電圧Ｅ１及びＥ２に基づいてコンデンサ
１３が充放電を繰返すようになって、その端子間電圧Ｖ
１３は図４（ｃ）で示すようになる。

【００２９】この場合、コンデンサ１３の放電時定数
は、端子間電圧Ｖ１３が第１の基準電圧Ｅ１以下に降下
する以前に次の漏電検出信号Ｐ１６が出力される周期に
対応するように設定されており、従って、ホールド出力
信号Ｐ１７は、最初の漏電検出信号Ｐ１６に基づきハイ
レベルとなると、以降はハイレベルのままとなる（図４
（ｄ）参照）。これにより、コンデンサ１４の端子間電
圧Ｖ１４が図４（ｅ）に示すように順次上昇するように
なる。そして、コンデンサ１４の端子間電圧Ｖ１４がラ
ッチ部１９の所定レベルＥｃを超えるようになると、図
４（ｆ）に示すように、そのラッチ部１９がハイレベル
信号を出力した状態を保持するようになり、そのハイレ
ベル信号が引外し信号Ｓｔとして端子Ｐから出力され
る。

【００３０】すると、サイリスタ１０がターンオンして
引外しコイル８に定格値以上の電流を供給するようにな
り、これに応じて主接点２ａ乃至２ｃが開放されるとい
う引外し動作が行なわれる。

【００３１】このように、本実施例によれば、漏電ＩＣ
７の漏電判定部１６とディレイ部１８との間にホールド
部１７を設け、このホールド部１７によって、入力信号
が動作レベル以上で同一周期で繰返し入力された時に連
続的なホールド出力信号Ｐ１７として出力するようにし
たので、ノイズのような大きさ及び周期がまちまちな信
号に対しては誤動作することがない。

【００３２】しかも、ホールド部１７は、外付けのコン
デンサ１３の充放電による端子間電圧Ｖ１３に基づいて
ホールド出力信号Ｓ１７を出力するので、これによって
もノイズに対する誤動作を一層防止することができる。

【００３３】その上、漏電ＩＣ７は、漏電判定部１６，
ホールド部１７，ディレイ部１８及びラッチ部１９から
構成されてアナログ処理を行なうので、従来のような発
振器及び分周器を設ける必要はなく、それだけ回路構成
が複雑化することはない。

【００３４】

【発明の効果】本発明の漏電遮断器は以上説明したよう
に、漏電検出手段に、漏電検出信号の出力時間に応じた
ホールド出力信号を出力するとともに前記漏電検出信号
の出力時間が一定時間を超える時には前記ホールド出力
信号の出力時間を設定時間に制限するホールド部を設け
るようにしたので、ノイズにより誤動作することを極力
防止し得、回路構成が複雑化することがないという優れ
た効果を奏するものである。

【図面の簡単な説明】

【図１】本発明の一実施例を示す要部の電気的構成説明
図

【図２】全体の電気的構成説明図

【図３】ホールド部の作用説明用の信号波形図

【図４】漏電検出の作用説明用の信号波形図

【符号の説明】

図面中、１は主回路、２ａ乃至２ｃは主接点、５は零相
変流器、７は漏電ＩＣ（漏電検出手段）、８は引外しコ
イル（引外し装置）、１３及び１４はコンデンサ、１６
は漏電判定部、１７はホールド部、１８はディレイ部、
１９はラッチ部（引外し信号発生部）、２０はＤ形フリ
ップフロップ回路、２１は充電用定電流回路、２２は放
電用定電流回路、２４及び２５はコンパレータを示す。

Claims (1)

1. 【特許請求の範囲】 【請求項１】 負荷に電力を供給する主回路に介在され
   た主接点と、前記主回路に設けられた零相変流器と、こ
   の零相変流器からの零相検出信号に基づいて漏電の有無
   を検出する漏電検出手段と、この漏電検出手段からの引
   外し信号により前記主接点を開放させる引外し装置とを
   具備してなり、前記漏電検出手段は、前記零相変流器の
   零相検出信号が動作レベル以上の時に漏電検出信号を出
   力する漏電判定部と、この漏電判定部からの漏電検出信
   号を受けてその漏電検出信号の出力時間に応じたホール
   ド出力信号を出力するとともに前記漏電検出信号の出力
   時間が一定時間を超える時には前記ホールド出力信号の
   出力時間を設定時間に制限するホールド部と、このホー
   ルド部からのホールド出力信号をディレイさせるディレ
   イ部と、このディレイ部からのディレイ出力信号に応じ
   て引外し信号を出力する引外し信号発生部とから構成さ
   れていることを特徴とする漏電遮断器。