JPH02280527A - カウンタ回路 - Google Patents
カウンタ回路Info
- Publication number
- JPH02280527A JPH02280527A JP10244489A JP10244489A JPH02280527A JP H02280527 A JPH02280527 A JP H02280527A JP 10244489 A JP10244489 A JP 10244489A JP 10244489 A JP10244489 A JP 10244489A JP H02280527 A JPH02280527 A JP H02280527A
- Authority
- JP
- Japan
- Prior art keywords
- data
- flip
- memory section
- address
- flop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000006870 function Effects 0.000 abstract description 19
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はカウンタ回路に関し、特に複数のフリップフロ
ップを備えたフリップフロップ部とこれら各フリップフ
ロップにデータを与える手段とを有するカウンタ回路に
関する。
ップを備えたフリップフロップ部とこれら各フリップフ
ロップにデータを与える手段とを有するカウンタ回路に
関する。
従来、この種のカウンタ回路は、−例として第３図に示
すように、複数のフリップフロップＦＦ■〜ＦＦ目を備
えたフリップフロップ部ＩＡと、各位のフリップフロラ
１ＦＦ、、〜Ｆ１４にデータを与えるデコーダ部５とを
有し、デコーダ部５は高速にデータを与えるためと小型
化のために、論理ゲートＧ１％Ｇ、によるランダムロジ
ックを組み合せた構成となっていた。第３図には４ビツ
ト１５進のカウンタ回路が示されている。
すように、複数のフリップフロップＦＦ■〜ＦＦ目を備
えたフリップフロップ部ＩＡと、各位のフリップフロラ
１ＦＦ、、〜Ｆ１４にデータを与えるデコーダ部５とを
有し、デコーダ部５は高速にデータを与えるためと小型
化のために、論理ゲートＧ１％Ｇ、によるランダムロジ
ックを組み合せた構成となっていた。第３図には４ビツ
ト１５進のカウンタ回路が示されている。
上述した従来のカウンタ回路は、ランダムロジック構成
のデコーダ部５を有する構成となっているので、多ビッ
トのカウンタ回路や、グレイコードカウンタなどのよう
に特殊なカウント機能をするカウンタ回路では構成が複
雑になり、設計が難しく、また、デコーダ部５により各
フリップフロップＦ Ｆ ■〜Ｆ Ｆ 、、にデータを
与える構成では、最初に設計したカウンタ機能以外の動
作を行わせることかできないという欠点がある。
のデコーダ部５を有する構成となっているので、多ビッ
トのカウンタ回路や、グレイコードカウンタなどのよう
に特殊なカウント機能をするカウンタ回路では構成が複
雑になり、設計が難しく、また、デコーダ部５により各
フリップフロップＦ Ｆ ■〜Ｆ Ｆ 、、にデータを
与える構成では、最初に設計したカウンタ機能以外の動
作を行わせることかできないという欠点がある。
本発明の目的は、回路構成が単純化されて設計が容易と
なり、かつカウント機能の変更を容易に行うことができ
るカウンタ回路を提供することにある。
なり、かつカウント機能の変更を容易に行うことができ
るカウンタ回路を提供することにある。
本発明のカウンタ回路は、データ入力端子に印加された
データをクロックパルスにより保持して出力する複数の
フリップフロップを備えた７９７１７０７１部と、所定
のデータを格納する複数のアドレスをもち、アドレス信
号で指定された前記アドレスからデータを読出し前記各
フリップフロップのデータ入力端子に印加するメモリ部
と、前記アドレス信号を発生する手段とを有している。
データをクロックパルスにより保持して出力する複数の
フリップフロップを備えた７９７１７０７１部と、所定
のデータを格納する複数のアドレスをもち、アドレス信
号で指定された前記アドレスからデータを読出し前記各
フリップフロップのデータ入力端子に印加するメモリ部
と、前記アドレス信号を発生する手段とを有している。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明功第１の実施例を示すブロック図である
。
。
この実施例は、データ入力端子（Ｄ）に印加されたデー
タをクロックパルスＣＫにより保持して出力する複数の
Ｄ−フリップフロップＦ Ｆ ｏ〜ＦＦａ−１を備え、
各Ｄ−フリップフロップＦ Ｆ ｏ〜ＦＦ−−ｔの出力
端子から出力信号Ｑ ｏ ”’−Ｑ ｎ −ｔを出力す
るフリップフロップ部１と、所定のデータを格納する複
数のアドレスをもち、アドレス入力端子（Ａｏ ＝Ａ−
ｔ ＞に入力されるアドレス信号Ａｏ〜Ａｍ−１で指定
されたアドレスからデータＤｏ〜Ｄ１−１を読出して各
Ｄ−フリップ７０ツブＦ Ｆ ｏ ” Ｆ Ｆ ａ−ｔ
のデータ入力端子（Ｄ）に印加するＲＯＭ型のメモリ部
２とを有し、フリップフロップ部１の出力信号Ｑ ｏ
−Ｑ ａ−ｔをそのままアドレス信号Ａｏ〜Ａ、−１と
してメモリ部２のアドレス入力端子（Ａｏ〜Ａ−１）へ
供給する構成となっている。即ち、アドレス信号Ａ ６
” Ａ ａ−１を発生する手段はフリップフロップ部
１に含まれている。
タをクロックパルスＣＫにより保持して出力する複数の
Ｄ−フリップフロップＦ Ｆ ｏ〜ＦＦａ−１を備え、
各Ｄ−フリップフロップＦ Ｆ ｏ〜ＦＦ−−ｔの出力
端子から出力信号Ｑ ｏ ”’−Ｑ ｎ −ｔを出力す
るフリップフロップ部１と、所定のデータを格納する複
数のアドレスをもち、アドレス入力端子（Ａｏ ＝Ａ−
ｔ ＞に入力されるアドレス信号Ａｏ〜Ａｍ−１で指定
されたアドレスからデータＤｏ〜Ｄ１−１を読出して各
Ｄ−フリップ７０ツブＦ Ｆ ｏ ” Ｆ Ｆ ａ−ｔ
のデータ入力端子（Ｄ）に印加するＲＯＭ型のメモリ部
２とを有し、フリップフロップ部１の出力信号Ｑ ｏ
−Ｑ ａ−ｔをそのままアドレス信号Ａｏ〜Ａ、−１と
してメモリ部２のアドレス入力端子（Ａｏ〜Ａ−１）へ
供給する構成となっている。即ち、アドレス信号Ａ ６
” Ａ ａ−１を発生する手段はフリップフロップ部
１に含まれている。
次に、この実施例の動作について説明する。
メモリ部２には、−例として第１表に示すようなデータ
を格納しておく。
を格納しておく。
第１表
初期状態においては１、各Ｄ−フリップフロップＦ Ｆ
ｏ〜ＦＦ、、の出力値は全て“０”であるので、メモ
リ部２がら続出されるデータＤ、−８・・・Ｄ２ Ｄ、
Ｄ、は“０〜ｏ ｏ １”となるのでメモリ部２から読
出されるデータＤ、−１・・・Ｄ２ＤＩＤ０は“０・・
・０１０“となり、次のクロックパルスＣＫにより各Ｄ
−７リツププロツプＦＦｌｌ−，〜ＦＦ２．ＦＦ、、Ｆ
Ｆ、に与えられる。
ｏ〜ＦＦ、、の出力値は全て“０”であるので、メモ
リ部２がら続出されるデータＤ、−８・・・Ｄ２ Ｄ、
Ｄ、は“０〜ｏ ｏ １”となるのでメモリ部２から読
出されるデータＤ、−１・・・Ｄ２ＤＩＤ０は“０・・
・０１０“となり、次のクロックパルスＣＫにより各Ｄ
−７リツププロツプＦＦｌｌ−，〜ＦＦ２．ＦＦ、、Ｆ
Ｆ、に与えられる。
以下、同様の動作がくり返され、ｎビットインクリメン
トカウンタ動作が行われる。
トカウンタ動作が行われる。
カウント機能を変更するには°、メモリ部２に格納する
データの内容を変更すればよい、メモリ部２をＥＥＰＲ
ＯＭ型とすれば、カウント機能の変更は更に容易となる
。
データの内容を変更すればよい、メモリ部２をＥＥＰＲ
ＯＭ型とすれば、カウント機能の変更は更に容易となる
。
第２図は本発明の第２の実施例を示すブロック図である
。
。
この実施例は、メモリ部２＾をＲＡＭ型とし、機能変更
用メモリ３及びセレクタ４を設け、カウンタ機能を変更
するには、セレクタ４によりアドレス信号を外部側に切
換え、機能変更用メモリ３に格納されているデータをメ
モリ部２＾に書込み、書込み後はアドレス信号を内部側
（フリップフロップ部１側）に切換えることにより行う
ことができる。
用メモリ３及びセレクタ４を設け、カウンタ機能を変更
するには、セレクタ４によりアドレス信号を外部側に切
換え、機能変更用メモリ３に格納されているデータをメ
モリ部２＾に書込み、書込み後はアドレス信号を内部側
（フリップフロップ部１側）に切換えることにより行う
ことができる。
機能変更用メモリ３の容量はメモリ部２Ａより大きく、
アドレス信号Ｂ ０％ Ｂ ｓ−ｔによりＮ通りのカウ
ンタ機能を選択することができる。
アドレス信号Ｂ ０％ Ｂ ｓ−ｔによりＮ通りのカウ
ンタ機能を選択することができる。
この実施例においては、機能変更用メモリ３に複数のカ
ウンタ機能のデータを格納しておき、これらのカウンタ
機能を選択する構成となっているが、機能変更用メモリ
３を設けず、直接メモリ部２Ａへデータを書込んでカウ
ンタ機能を変更することもできる。
ウンタ機能のデータを格納しておき、これらのカウンタ
機能を選択する構成となっているが、機能変更用メモリ
３を設けず、直接メモリ部２Ａへデータを書込んでカウ
ンタ機能を変更することもできる。
以上説明したように本発明は、フリップフロップ部、の
各フリップフロップに与えるデータをメモリ部から与え
る構成とすることにより、メモリ部に格納されているデ
ータを変更するだけでカウント機能を変更することがで
きるので、回路構成が単純化されて設計が容易となり、
かつカウント機能の変更を容易に行うことができる効果
がある。
各フリップフロップに与えるデータをメモリ部から与え
る構成とすることにより、メモリ部に格納されているデ
ータを変更するだけでカウント機能を変更することがで
きるので、回路構成が単純化されて設計が容易となり、
かつカウント機能の変更を容易に行うことができる効果
がある。
１．１＾・・・７９１１７０７１部、２，２Ａ・・・メ
モリ部、３・・・機能変更用メモリ、４・・・セレクタ
、５・・・デゴーダ部、ＦＦ、〜ＦＦ、−□・・・Ｄフ
リップフロップ、ＦＦ目〜ＦＦ、、・・・フリップフロ
ップ、０１〜Ｇ９・・・論理ゲート。
モリ部、３・・・機能変更用メモリ、４・・・セレクタ
、５・・・デゴーダ部、ＦＦ、〜ＦＦ、−□・・・Ｄフ
リップフロップ、ＦＦ目〜ＦＦ、、・・・フリップフロ
ップ、０１〜Ｇ９・・・論理ゲート。
Claims (1)
- データ入力端子に印加されたデータをクロックパルスに
より保持して出力する複数のフリップフロップを備えた
フリップフロップ部と、所定のデータを格納する複数の
アドレスをもち、アドレス信号で指定された前記アドレ
スからデータを読出し前記各フリップフロップのデータ
入力端子に印加するメモリ部と、前記アドレス信号を発
生する手段とを有することを特徴とするカウンタ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10244489A JPH02280527A (ja) | 1989-04-21 | 1989-04-21 | カウンタ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10244489A JPH02280527A (ja) | 1989-04-21 | 1989-04-21 | カウンタ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02280527A true JPH02280527A (ja) | 1990-11-16 |
Family
ID=14327638
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10244489A Pending JPH02280527A (ja) | 1989-04-21 | 1989-04-21 | カウンタ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02280527A (ja) |
-
1989
- 1989-04-21 JP JP10244489A patent/JPH02280527A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01310433A (ja) | 倍密度走査用ラインメモリ | |
| JPH0391188A (ja) | Ｆｉｆｏメモリ | |
| EP0211385B1 (en) | Memory device | |
| JPH02280527A (ja) | カウンタ回路 | |
| JP3949995B2 (ja) | カウンタ回路 | |
| JPH04326138A (ja) | 高速メモリｉｃ | |
| JPS5927624A (ja) | 論理変更可能な集積回路 | |
| US6567884B1 (en) | Endian-controlled counter for synchronous ports with bus matching | |
| US5270981A (en) | Field memory device functioning as a variable stage shift register with gated feedback from its output to its input | |
| JP3102754B2 (ja) | 情報利用回路 | |
| JP2661326B2 (ja) | エラスティックストア回路 | |
| JPS59112334A (ja) | シ−ケンス発生器 | |
| KR200155054Y1 (ko) | 카운터 회로 | |
| JPH0310198B2 (ja) | ||
| KR100186320B1 (ko) | 듀얼 모드 카운터 | |
| JPH01291321A (ja) | 論理回路 | |
| JPH056214B2 (ja) | ||
| JPS6241438Y2 (ja) | ||
| JPS6111803Y2 (ja) | ||
| JPH02105396A (ja) | シフトレジスタ | |
| JPH05289938A (ja) | メモリアクセス装置 | |
| JPS62195924A (ja) | カウンタ回路 | |
| JPH0289128A (ja) | データシフト装置 | |
| JPH0393090A (ja) | ビデオメモリ | |
| JPH10320971A (ja) | メモリ制御方式 |