JPH02280354A - 半導体集積回路のセル配置処理制御方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） この発明は、半導体基板上に効率良く複数個の半導体論
理回路セルを配置するための半導体集積回路のセル配置
処理制御方法に関する。

（従来の技術） 第５図は、半導体基板（母体）上に形成した一般的なゲ
ートアレイを概念的に示す図である。

図において、半導体チップ１の内部に縦横に隙間無くベ
ーシックセル２が形成されチップ１の周囲にはＩ１０セ
ル３が形成されている。この各ベーシックセル２中には
一定数のトランジスタが含まれている。

このようなゲートアレイにおいて、複数個のベーシック
セル２を使用し、各セル間を配線することによって、イ
ンバータ、ナンド等の任意の論理回路を形成することが
できる。このような標準的に使用する論理回路のパター
ンは、前記ベーシックセルに対してマクロセルと呼ばれ
ていて、すべてライブラリに用意されており、したがっ
て必要に応じてこれらを使うことにより、任意の論理回
路をチップ上に簡単に形成することができる。

したがって、このようなベーシックセル２を有するチッ
プ１上に任意のＬＳ１回路を形成する場合、必要なマク
ロセルを選択しチップ１上のベーシックセル２上に配置
し、さらに回路情報に従い各マクロセル間を配線するこ
とによって、所望の論理機能を有するＬＳ１回路が構成
される。このようなマクロセルの配置とマクロセル間の
配線は自動で行われるのが一般的である。

また、以上のようなゲートアレイの配置方法では、通常
マクロセルを列状に配置し、このような列を複数個並列
に並べた構成とし、さらにマクロセル列の間隙を一定に
設計するのが一般的である。

配線は、このマクロセル列間のチャネルと呼ばれる配線
領域を使って行われる。

以上のようなゲートアレイ配置方式では、母体を決める
と配線できる領域の大きさが決まるため、レイアウト設
計においては、いかにして配線に使用する領域を少なく
するかが重要な問題となる。

したがって、レイアウト設計中のマクロセルの自動配置
処理では、後続して行われる配線処理時の配線に使用す
る領域を最小にするようなマクロセルの配置を決める必
要がある。

このようなマクロセルの効率的な配置を決定するために
、ある目的関数を設定しこの目的関数に対して最適化処
理を行って、効率的な配置結果を得る方式が提案されて
いる。これらの目的関数のなかで代表的なものとしては
、次の３つが上げられる。

（ａ）配線長の最小化 （ｂ）貫通配線本数の最小化 （ｃ）配線混雑度の均一化 上記（ａ）の目的関数に対する最適化処理の例として、
ＦＤＲ法が挙げられる。この方法は、ハナン（Ｍ、ＩＩ
ａｎａｎ）　、ウォルフ（Ｐ、に、Ｗｏｌｆ’ｆ’）お
よびエイグル（Ｒ，Ｊ、Ａｕｇｏｌｅ）による論文「配
置技術における経験的結果」　（”Ｓｏｍｅ　Ｅｘｐｅ
ｒｉＩＩｅｎｔａｌ　Ｒｅ５ｕｌｔｓｏｎ　Ｐｌａｃｅ
ｍｅｎｔ　Ｔｅｃｈｎｉｑｕｅｓ　　、Ｐｒｏｃ、１３
ｔｈ　ＤｅｓｉｇｎＡｕｔｏｍａｔｉｏｎ　Ｃｏｎｆ’
ｅｒｅｎｃｅ、１９７Ｂ、　ｐｐ　２１４−２２４）に
示されている。この方法では、セル同志の接続関係を張
力で表現し、この張力を緩和するようなセル交換または
セル移動を行うことにより全体の配線長を最小化するも
のである。しかしながらこの方法では、全体の配線長は
短くなるものの、セルがチップ中心部に集中する傾向が
あることと、配線長がチップの一部の領域に集中しやす
いと言う問題点がある。したがって、この手法を用いる
場合には、上述の問題を考慮する必要がある。

上記（ｂ）の例としては、ＭｒＮ−ＣＵＴ法がある。こ
の方法は、ブリューワ（Ｍ、Ａ、Ｂｒｅｕｅｒ）による
論文ｒＭＩＮ−ＣＵＴ配置」　（”旧Ｎ−ＣＵＴＰｌａ
ｃｅｍｅｎｔ　”　、　Ｐｒｏｅ、Ｊｏｕｒｎａｌ　ｏ
ｆ　ＤｅｓｉｇｎＡｕｔｏｍａｔｉｏｎ　ａｎｄ　Ｆａ
ｕｌｔ　Ｔｏｌｅｒａｎｔ　Ｃｏｍｐｕｔｉｎｇ　。

ｏｃｔ、、ｐｐ　３４３−３６２．１９７７）に詳細に
記載されているように、チップ上に仮想的にカットライ
ンを設定し、これを横切る配線の本数（カット数）を少
なくするようなセル交換を繰り返し行うことにより、全
体のカット数を最小化するものである。しかしながらこ
の方法では、カットラインの処理順序により、配線に偏
りを生じたり、局所的に配線の集中を生じることがある
。そのため、配線が集中した部分では未配線を生じ易く
なる。したがって、この手法を用いる場合にも配線の局
所的な集中を起こさないような工夫が必要となる。

上記（ｃ）の例としては、シライシおよびヒロセ（１１
，５ｈｌｒａｌｓｈｌ、Ｐ、ＩＩＩｒｏｓｅ）による論
文「マスタースライスＬＳＩの効率的配置とルーチン技
術」（ＩＥ「目ｃｉｅｎｔ　Ｐｌａｃｅｍｅｎｔ　ａｎ
ｄ　Ｒｏｕｔｉｎｇ　Ｔｃｃｈｎｉｑｕｅｓ　ｆｏｒ　
Ｍａｓｔｅｒ　５１１ｃｅ　ＬＳＩ　”　、Ｐｒｏｃ、
　１７ｔｈ　Ｄｅｓ１ｇｎＡｕｔｏｍａｔｉｏｎ　Ｃｏ
ｎｆｅｒｅｎｃｅ、ｐｐ　４５８−４６４．１９８０）
に詳細に示されているように、局所的に配線が混雑して
いる所を逐次改良を行い、仮想的に設定したカットライ
ンに対する配線要求を許容値以下に抑えるものである。

ところがこの手法では局所的な配線の集中は緩和できる
が、その結果配線長が長くなると言う問題を含んでいる
。

（発明が解決しようとする課題） 以上のように、ゲートアレイレイアウトに置ける配置処
理の手法として種々のものが提案されているが、いずれ
も配線長の最小化、貫通配線本数の最小化あるいは配線
混雑度の均−化等の、単一の目的関数だけを個別に処理
するものである。

したがって、レイアウト処理全体の性能としてみた場合
それぞれ改善の余地があり、全体として十分満足いく結
果が得られず、目標とする結果を得るのが難しかった。

この発明は、以上のような従来技術における課題を解決
する目的でなされたもので、配置改善のための複数の目
的関数を総合して処理し全体として最適なセル配置を得
ることができる新規な配置処理方法を提供するものであ
る。

〔発明の構成〕

（課題を解決するための手段） この発明は、上記課題を解決するために、半導体基板上
に複数個の論理セルを配置して各セル間を配線すること
により所望の論理機能動作を有する半導体集積回路を設
計するにあたって、上記複数個の論理セルの配置換えを
行って最適配置を得るための半導体集積回路のセル配置
処理制御方法であって、第１図に示すように、 （ａ）配置改善のための複数の目的関数（αＸ、βＹ、
γＺ・　・）と、各目的関数に対する目標値、各目的関
数を最適化するための配置方法（配置戦略）、および総
合的な配置状態を評価するための総合目的関数（Ｆ−α
Ｘ＋βＹ＋γＺ＋・）を設定するステップ； （ｂ）論理セル配置に対して任意の初期配置を設定する
ステップ； （ｃ）論理回路セルの与えられた配置（上記初期配置を
含む）に対して上記各目的関数および総合目的関数Ｆを
計算し、評価するステップニ（ｄ）上記ステップ（ｃ）
の結果が予め設定された配置処理の終了条件を満足する
かどうかを判定するステップ； （ｅ）上記（ｄ）のステップで終了条件を満足しない場
合、目標値を越えている目的関数中絶合目的関数を最小
化する上で最も障害となっている目的関数に対する最適
化配置方法（配置戦略）を次に実行すべき配置方法（配
置戦略）として選択、実行するステップ； （ｆ）上Ｈｅ（ｃ）から（ｅ）のステップを上記（ｄ）
のステップで終了条件が満足されるまで繰り返すステッ
プ； （ｇ）上記（ｄ）のステップで終了条件が満足されると
配置改善の処理を終了するステップ；の各ステップから
なる方法を要旨とするものである。また上記（ｅ）のス
テップにおいて選択された配置方法（配置戦略）を実行
するに際し、この配置方法（配置戦略）以外の目的関数
の値が必要以上に悪くなることがないように、各目的関
数毎にその時点での目的関数値に対して許容範囲を定め
て制約条件として付加することもできる（第１図ステッ
プｈ）。さらに、上記ステップ（ｄ）における終了条件
は、■予め決められた回数の（ｃ）からＣｅ）の処理が
繰り返されているか、あるいは■上記総合目的関数Ｆが
一定値に収束したか、の何れかとすることもできる。ま
たさらに上記目的関数として、α・　（配線混雑度の均
一化）、β（配線長の最小化）、γ・　（貫通配線本数
の最小化）を選択することもできる。

（作用） 第１図のステップａに示すように、先ず最初に配置改善
のための目的関数（αＸ１　βＹ、γＺ・）と、各目的
関数に対する目標値、各目的関数を最適化するための配
置方法（配置戦略）、および総合的な配置状態を評価す
るための総合目的関数（Ｆ−αＸ＋βＹ＋γＺ＋・・・
）を設定する。配置改善の目的のためには、この総合目
的関数値Ｆを可能な限り最小化する必要がある。なお、
配置改善のための目的関数としては、α・（配線の混雑
度）、β・　（配線長の最小化）、γ（貫通配線本数の
均一化）等を選択することが可能である。

すなわち、ｘ、ｙ、ｚはそれぞれ、配置処理を実行した
結果得られる配線混雑度の度合、配線長の最小化の度合
、貫通配線本数の均一化の度合を示し、α、β、γは総
合目的関数として総合的に評価する場合の重み付は係数
である。

次にステップｂに示すように、何らかの方法でセル配置
の初期状態を設定する。この方法は、例えばランダムな
ものでも何でも良い。この与えられた配置に対して、ス
テップＣにおいて各目的関数および総合目的関数を計算
し、配置の状態を評価する。

上記評価に基づいて、その配置状態が最適化されている
ものかどうか、即ち配置処理を終了するかどうかの判定
を、次のステップｄで行う。この判定条件としては、例
えば、■予め決められた回数の配置処理が繰り返されて
いるか、あるいは■上記総合目的関数Ｆが一定値に収束
したか、を挙げることができる。この■に関しては、第
２図に示すように、処理回数が多くなるに従って総合目
的関数値Ｆはその値を変化させながら、一定値に向かっ
て収束する。したがって、この時点で配置処理の最適化
がなされたものとみなし、処理を終了することができる
。

ステップｄにおいて終了条件が満足されないと、上記評
価の結果から総合目的関数を最小化する上で最も障害と
なっている目的関数に対して、これを最小化する処理を
次に実行すべき配置方法（配置戦略）として選択し、実
行する（ステップｅ）。

なおこのとき、選択された配置方法（配置戦略）の実行
にあたっては、この配置方法（配置戦略）以外の目的関
数の値が必要以上に悪くなることがないように、各目的
関数毎にその時点での目的関数値に対して許容範囲を定
めて、これを制約条件として付加することもできる（ス
テップｈ）。

以上の結果として得ら・れた配置状態に対して、さらに
上記ステップＣからｅを、ステップｄで終了条件が満足
されるまで繰り返して（ステップｆ）、最終的な最適配
置を得て処理を終了する（ステップｇ）ａ したがって、最終的に得られた配置状態は、複数の目的
関数を個別に満足し、しかも総合的に最も優れた配置状
態となる。

（実施例） 以下に、第３図に示すような接続関係Ｓ１から８７を有
する９個の論理回路セルＡ−Ｆを、最も効率良く半導体
基板（母体）上に配置する場合を例にとって、この発明
の１実施例を説明する。

配置処理に入る前に、第１図に示すように先ず配置改善
のための目的関数、各目的関数に対する目標値、各目的
関数を最適化するための配置改善の方法（戦略）および
総合目的関数を設定する。

この実施例では、目的関数として、配線混雑度の均一化
（αＸ）および配線長の最小化（βＹ）を選択する。ま
た、各目的関数に対する目標値としては前者に対して各
セル境界を横切る配線の本数は最大で２本までとし、後
者の配線長に関しては、各配置状態においてそのときの
値より小さくすることを目標とする。したがって配置改
善の戦略は、配線混雑度に関する目標が達成されたら配
線混雑度の値を悪くしない範囲で配線長の改善があるか
ぎり処理を続けることか選択される。なお、総合目的関
数Ｆは、 Ｆ−α　Ｘ＋　βＹ で示される。

次に、第４図（ａ）に示すように論理セルＡ〜Ｉの初期
配置を設定する。この図（ａ）は、第３図の接続関数か
ら得られた初期状態を仮想的に示す図である。図の１０
はレイアウトの対照となる母体を示し、各論理セルＡ−
Ｆを仮想的な格子１１によって示している。したがって
各格子内には高々１つのセルだけが配置できるものとす
る。また各格子の大きさは、長さが１とする。

以上のような初期状態に対して、状態の評価を行う。こ
こでは、配線の長さと配線の混雑度に関係する各格子境
界を横切る配線の本数が評価される。このとき、配線長
は合計１４で、格子間の境界を横切る配線の本数が上記
目標値２を越えている場所が−か所ある。即ち、セルＡ
および８間では、格子間を横切る配線が３つ存在する。

したがって、第１図のステップＣにおいて、格子境界を
横切る配線の本数を目標値以下とするため配線の混雑度
を緩和する処理が次に実行すべき戦略として選択され、
実行される。なおステップｈに示すこのときの制約条件
としては、配線長を現状より長くしないことを設定する
。

以上の条件に従ってステップｅ、ｈを実行すると、第４
図（ｂ）に示す配置結果が得られる。この結果は、セル
ＢとセルＤを交換することにより得られたものである。

この結果に対してステップＣにおいて目的関数を計算し
その状態の評価を行うと、すべての格子境界に対して最
初の目標値を満足していることがわかる。即ち、配線の
混雑度に関しては、すべての格子境界について条件を満
足している。しかしながらこのときの配線長の長さは、
配置処理実行前と変わらず１４であり、この点に関して
はさらに改善の余地がある。しだがってステップｄでは
、さらに総合目的関数に改善の余地があるものとみなさ
れ、ステップＣにおいて次の配置処理の選択、実行がな
される。この場合、次に実行すべき戦略は配線の長さを
短くする処理である。このときの制約条件としては、配
線の混雑度、つまり格子境界を横切る配線の本数を増加
させないこととする。このような条件のもとに、配線長
を最小化する配置処理を実行すると、配線の混雑度には
変化が無く、配線の長さが１だけ短くなった第４図（ｃ
）の結果が得られる。これは、第４図（ｂ）の結果に対
してセルＦとセルＩを交換することにより得られたもの
である。

以上の処理を、ステップｄにおいて終了条件が満足され
るまで繰り返し実行することによって、セル配置の最適
化処理を終了する。なお、ステップｄの終了条件として
は、一般に、１）予め決められた処理回数が実行されて
いるか、あるいは２）総合目的関数値の改善度が許容値
以内に収束しているか、の２点を挙げることができる。

総合目的関数Ｆは経験的に、処理回数に対して第２図に
示すような経過を取っである値に収束することがわかっ
でいる。したがって、予め設定された許容値以内に総合
目的関数Ｆの値が収束した時点で配置処理を終了するこ
とによって、配置処理が最適化されたものとみなすこと
が可能である。

尚、α、β、γに対応する各戦略ｘ、ｙ、ｚを、それぞ
れ、ピン（セル端子）分布の均一化、カット分布の均一
化、セル同志の重なり面積の最、小化に関する配置処理
結果の度合とすることも可能である。

［発明の効果］ 以上のようにこの発明によれば、配置処理の性能に関す
る複数の目的関数を総合的に演算、処理して、セル配置
の最適化処理を行うことができるので、各個別の目的関
数を満足し、しかも総合的にも優れた効率の良いセル配
置を達成することが可能となる。

【図面の簡単な説明】

第１図はこの発明の詳細な説明するためのフローチャー
ト、 第２図は総合目的関数と処理回数との関係を示す図、 第３図はこの発明の１実施例にかかる論理セルの接続状
態を示す図、 第４図はこの発明の１実施例の各処理段階におけるセル
の配置状態を示す図、 第５図はゲートアレイ方式ＬＳＩの母体を説明するため
の図である。 １０：半導体基板　Ａ、Ｂ、、・・・■：論理セル代Ｊ
−２人ｆｔ１緊に三　好秀和 第４図（ａ） 第４図 （ｂ） 享ム　図 （ｃ） 処理回数 第２図 Ｓ５・（Ｂ 第５図

Claims (1)

【特許請求の範囲】
1. （１）半導体基板上に複数個の論理セルを配置して各セ
   ル間を配線することにより所望の論理機能動作を有する
   半導体集積回路を設計するにあたって、前記複数個の論
   理セルの配置換えを行って最適配置を得るための、以下
   の（ａ）から（ｇ）の各ステップからなる半導体集積回
   路のセル配置処理制御方法： （ａ）配置改善のための複数の目的関数（αＸ、βＹ、
   ・・・）と、各目的関数に対する目標値、各目的関数を
   最適化するための配置方法、および総合的な配置状態を
   評価するための総合目的関数（Ｆ＝αＸ＋βＹ＋・・・
   ）を設定するステップ； （ｂ）論理セル配置に対して任意の初期配置を設定する
   ステップ； （ｃ）論理回路セルの与えられた配置（前記初期配置を
   含む）に対して前記各目的関数および総合目的関数Ｆを
   計算し、評価するステップ；（ｄ）前記ステップ（ｃ）
   の結果が予め設定された配置処理の終了条件を満足する
   かどうかを判定するステップ； （ｅ）前記（ｄ）のステップで終了条件を満足しない場
   合、目標値を越えている目的関数中総合目的関数を最小
   化する上で最も障害となっている目的関数に対する最適
   化配置方法を次に実行すべき配置方法として選択、実行
   するステップ。