JPH02279036A - 自動タイミング再生方式 - Google Patents
自動タイミング再生方式Info
- Publication number
- JPH02279036A JPH02279036A JP1100862A JP10086289A JPH02279036A JP H02279036 A JPH02279036 A JP H02279036A JP 1100862 A JP1100862 A JP 1100862A JP 10086289 A JP10086289 A JP 10086289A JP H02279036 A JPH02279036 A JP H02279036A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- data
- clock
- reset
- frame pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000011084 recovery Methods 0.000 title description 2
- 238000001514 detection method Methods 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims description 11
- 230000005540 biological transmission Effects 0.000 abstract description 9
- 238000010586 diagram Methods 0.000 description 22
- 238000011069 regeneration method Methods 0.000 description 7
- 101150018075 sel-2 gene Proteins 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 230000008929 regeneration Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 101100167744 Caenorhabditis elegans let-711 gene Proteins 0.000 description 1
- 235000006508 Nelumbo nucifera Nutrition 0.000 description 1
- 240000002853 Nelumbo nucifera Species 0.000 description 1
- 235000006510 Nelumbo pentapetala Nutrition 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Landscapes
- Small-Scale Networks (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
サービス総合ディジタル網に使用される網終端装置と加
入者端末装置との間のデータの送受における自動タイミ
ング再生方式に関し、 各種接続形態を1台の網終端装置により無調整で利用で
きる自動タイミング再生方式を提供することを目的とし
、 ネットワークと接続される加入者線を終端する網終端装
置と、網終端装置とバスを介して接続されデータの送受
を行う加入者端末装置とを有し、網終端装置と加入者端
末装置との距離の大小によりバスに第1、第2及び第3
の3種類のバス形態を有するサービス総合ディジタル網
システムにおいて、網終端装置に、加入者端末装置から
転送されるデータを入力し、データに含まれるフレーム
パルスの位相を検出してデータの転送されてきたバスが
第1のバス形態か否かを判別して、第1のバス形態と判
別した時には対応する第1のリセット信号を選択するた
めの第2の制御信号を出力するフレームパルス位相検出
部と、データを入力し、データに含まれるフレームパル
ス幅の違いを検出してデータの転送されてきた第2又は
第3のバス形態を判別して、対応する第2又は第3のリ
セット信号を選択するための第1の制御信号を出力する
フレームパルス幅認識部と、網終端装置の出力する送信
タイミング信号及び加入者端末装置から送られてくるフ
レームパルスを入力して、第1、第2及び第3のバス形
態に対応して所定速度のクロックをリセットする第1、
第2及び第3のリセット信号を作成し、第1及び第2の
制御信号により受信データに対応して第1乃至第3のリ
セ・ント信号のうちの1つを選択して、クロックをリセ
ットして出ノjするリセット信号選択/クロ・ツク出力
部とを設け、受信データのバス形態に応じてクロックの
切り替えを自動的に行うように構成する。
入者端末装置との間のデータの送受における自動タイミ
ング再生方式に関し、 各種接続形態を1台の網終端装置により無調整で利用で
きる自動タイミング再生方式を提供することを目的とし
、 ネットワークと接続される加入者線を終端する網終端装
置と、網終端装置とバスを介して接続されデータの送受
を行う加入者端末装置とを有し、網終端装置と加入者端
末装置との距離の大小によりバスに第1、第2及び第3
の3種類のバス形態を有するサービス総合ディジタル網
システムにおいて、網終端装置に、加入者端末装置から
転送されるデータを入力し、データに含まれるフレーム
パルスの位相を検出してデータの転送されてきたバスが
第1のバス形態か否かを判別して、第1のバス形態と判
別した時には対応する第1のリセット信号を選択するた
めの第2の制御信号を出力するフレームパルス位相検出
部と、データを入力し、データに含まれるフレームパル
ス幅の違いを検出してデータの転送されてきた第2又は
第3のバス形態を判別して、対応する第2又は第3のリ
セット信号を選択するための第1の制御信号を出力する
フレームパルス幅認識部と、網終端装置の出力する送信
タイミング信号及び加入者端末装置から送られてくるフ
レームパルスを入力して、第1、第2及び第3のバス形
態に対応して所定速度のクロックをリセットする第1、
第2及び第3のリセット信号を作成し、第1及び第2の
制御信号により受信データに対応して第1乃至第3のリ
セ・ント信号のうちの1つを選択して、クロックをリセ
ットして出ノjするリセット信号選択/クロ・ツク出力
部とを設け、受信データのバス形態に応じてクロックの
切り替えを自動的に行うように構成する。
本発明は、サービス総合ディジタル網(以下l5DNと
称する)に使用される′fJ4終端装置(以下NTと称
する)と加入者端末装置(以下TEと称する)との間の
データの送受における自動タイミング再生方式に関する
ものである。
称する)に使用される′fJ4終端装置(以下NTと称
する)と加入者端末装置(以下TEと称する)との間の
データの送受における自動タイミング再生方式に関する
ものである。
この際、各種接続形態を1台のNTにより無調整で利用
できる自動タイミング再生方式が要望されている。
できる自動タイミング再生方式が要望されている。
第9図はCCITT−1シリ一ズ勧告諸元を示す図であ
る。
る。
第10図は■インタフェースのフレーム構成を示す図で
ある。
ある。
第11図はIインタフェースの構成を示す図である。
第12図はIインタフェースにおけるバス接続形態を示
す図である。
す図である。
第13図は従来例のタイミングクロック作成方法を示す
図である。
図である。
音声、画像、データ等の各種サービスをディジタル信号
により統合して提供するl5DNに関する研究、開発が
各国で行われている。特にユーザの使いやすさを決定し
、l5DNの普及にとって重要となるユーザと網のイン
タフェースは、CCI TT (The Intern
ational Telegraph and Te1
e−phone Con5ultative Comm
1ttee)でもlシリーズ勧告群として勧告され、■
インタフェースと呼ばれている。Iインタフェース中の
ベーシックアクセスにおけるレイヤ1(1−430)の
諸元を第9図に示し、伝送路上のフレームフォーマット
を第10図に示す。
により統合して提供するl5DNに関する研究、開発が
各国で行われている。特にユーザの使いやすさを決定し
、l5DNの普及にとって重要となるユーザと網のイン
タフェースは、CCI TT (The Intern
ational Telegraph and Te1
e−phone Con5ultative Comm
1ttee)でもlシリーズ勧告群として勧告され、■
インタフェースと呼ばれている。Iインタフェース中の
ベーシックアクセスにおけるレイヤ1(1−430)の
諸元を第9図に示し、伝送路上のフレームフォーマット
を第10図に示す。
■インタフェースの特徴は第11図で示されるように、
ネットワークと接続される加入者線を終端するNTIと
TE2−1〜2−n (nは最大8)との接続をバス接
続としている点である。バス接続を用いているために、
特に上り方向(TE−4NT)ではそれぞれ異なる距離
にある複数のTEが信号を同時にNTIに向けて送出す
るため、NTIの入力端でパルス位相差、振幅差を生じ
る。このような信号を送受するために、NTI、TE2
−1〜2−nではドライバ、レシーバ、タイミング再生
等の回路技術が重要になってくる。
ネットワークと接続される加入者線を終端するNTIと
TE2−1〜2−n (nは最大8)との接続をバス接
続としている点である。バス接続を用いているために、
特に上り方向(TE−4NT)ではそれぞれ異なる距離
にある複数のTEが信号を同時にNTIに向けて送出す
るため、NTIの入力端でパルス位相差、振幅差を生じ
る。このような信号を送受するために、NTI、TE2
−1〜2−nではドライバ、レシーバ、タイミング再生
等の回路技術が重要になってくる。
■インタフェースでは第12図で示されるように接続形
態を3つに分け、各々についてバス長制限を規定してい
る。ここでNTIにおけるタイミング再生方式としては
、第12図(a)に示すSimple Busの場合に
は距離制限(Bus長=長大最大150. NT1とT
E2−1〜2−n間の往復に要する時間=最大4μs)
を利用し、クロックの固定位相でデータの識別を行う方
法が望ましい。(DPLL方式(データから抽出したク
ロックによりデータを識別する方法)の場合にはTE間
距離が太き(て、NTIの受信点において大きな信号位
相差があるので大きなりロックジッタを生じる。) 一方、NT−TE間距離の長い(b)Extended
Bus。
態を3つに分け、各々についてバス長制限を規定してい
る。ここでNTIにおけるタイミング再生方式としては
、第12図(a)に示すSimple Busの場合に
は距離制限(Bus長=長大最大150. NT1とT
E2−1〜2−n間の往復に要する時間=最大4μs)
を利用し、クロックの固定位相でデータの識別を行う方
法が望ましい。(DPLL方式(データから抽出したク
ロックによりデータを識別する方法)の場合にはTE間
距離が太き(て、NTIの受信点において大きな信号位
相差があるので大きなりロックジッタを生じる。) 一方、NT−TE間距離の長い(b)Extended
Bus。
(C)Point to Po1ntの場合は固定位相
によるデータの識別が行えず、TE間距離が短いのでD
PLL方式を採用することが望ましい。
によるデータの識別が行えず、TE間距離が短いのでD
PLL方式を採用することが望ましい。
以上のことから、第13図(1)に示すように接続形態
により異なるタイミング再生方式を持つNTl1〜1−
3を用意することが行われている。即ち、同図(a)に
示すようにSimple Busの場合固定クロック出
力回路4の出力クロックにより、識別回路(以下DEC
と称する)3に入力したデータの“Hl”L”を識別す
る。又、同図(b)に示すようにExtend−ed
Bus及びPo1nt to Po1nt時には叶LL
回路5において入力データからクロックを抽出し、この
クロックによりDEC3において入力データに対して識
別を行う。
により異なるタイミング再生方式を持つNTl1〜1−
3を用意することが行われている。即ち、同図(a)に
示すようにSimple Busの場合固定クロック出
力回路4の出力クロックにより、識別回路(以下DEC
と称する)3に入力したデータの“Hl”L”を識別す
る。又、同図(b)に示すようにExtend−ed
Bus及びPo1nt to Po1nt時には叶LL
回路5において入力データからクロックを抽出し、この
クロックによりDEC3において入力データに対して識
別を行う。
又は、同図(2)に示すようにNTI′に切り替えスイ
ッチ6を設け、接続形態により固定クロック出力回路4
とDPLL回路5の出力クロックを切り替える方法が行
われていた。
ッチ6を設け、接続形態により固定クロック出力回路4
とDPLL回路5の出力クロックを切り替える方法が行
われていた。
しかしながら上述の方法においては、異なるタイミング
再生方式を持つNTを用意するか、又はNTに切り替え
スイッチを設は接続形態により受信クロックを切り替え
る方法であるため、ユーザにとって非常に面倒であると
いう問題点があった。
再生方式を持つNTを用意するか、又はNTに切り替え
スイッチを設は接続形態により受信クロックを切り替え
る方法であるため、ユーザにとって非常に面倒であると
いう問題点があった。
したがって本発明の目的は、各種接続形態を1台のNT
により無調整で利用できる自動タイミング再生方式を提
供することにある。
により無調整で利用できる自動タイミング再生方式を提
供することにある。
上記問題点は第1図に示す回路構成によって解決される
。
。
即ち第1図において、ネットワークと接続される加入者
線を終端する網終端装置100と、網終端装置とバスを
介して接続されデータの送受を行う加入者端末装置20
0−1〜200−nとを有し、網終端装置と加入者端末
装置との距離の大小によりバスに第1、第2及び第3の
3種類のバス形態を有するサービス総合ディジタル網シ
ステムにおいて、110は加入者端末装置から転送され
るデータを入力し、データに含まれるフレームパルスの
位相を検出してデータの転送されてきたバスが第1のバ
ス形態か否かを判別して、第1のバス形態と判別した時
には対応する第1のリセット信号を選択するための第2
の制御信号を出力するフレームパルス位相検出部である
。
線を終端する網終端装置100と、網終端装置とバスを
介して接続されデータの送受を行う加入者端末装置20
0−1〜200−nとを有し、網終端装置と加入者端末
装置との距離の大小によりバスに第1、第2及び第3の
3種類のバス形態を有するサービス総合ディジタル網シ
ステムにおいて、110は加入者端末装置から転送され
るデータを入力し、データに含まれるフレームパルスの
位相を検出してデータの転送されてきたバスが第1のバ
ス形態か否かを判別して、第1のバス形態と判別した時
には対応する第1のリセット信号を選択するための第2
の制御信号を出力するフレームパルス位相検出部である
。
130はデータを入力し、データに含まれるフレ・−ム
パルス幅の違いを検出してデータの転送されてきた第2
又は第3のバス形態を判別して、対応する第2又は第3
のリセット信号を選択するための第1の制御信号を出力
するフレームパルス幅認識部である。
パルス幅の違いを検出してデータの転送されてきた第2
又は第3のバス形態を判別して、対応する第2又は第3
のリセット信号を選択するための第1の制御信号を出力
するフレームパルス幅認識部である。
160は網終端装置の出力する送信タイミング信号及び
加入者端末装置から送られてくるフレームパルスを入力
して、第1、第2及び第3のバス形態に対応して所定速
度のクロックをリセットする第1、第2及び第3のリセ
ット信号を作成し、第1及び第2の制御信号により受信
データに対応して第1乃至第3のリセット信号のうちの
1つを選択して、クロックをリセットして出力するリセ
ット信号選択/クロック出力部である。
加入者端末装置から送られてくるフレームパルスを入力
して、第1、第2及び第3のバス形態に対応して所定速
度のクロックをリセットする第1、第2及び第3のリセ
ット信号を作成し、第1及び第2の制御信号により受信
データに対応して第1乃至第3のリセット信号のうちの
1つを選択して、クロックをリセットして出力するリセ
ット信号選択/クロック出力部である。
上記110.130及び160を網終端装置100に設
ける。
ける。
そして、受信データのバス形態に応じてクロックの切り
替えを自動的に行うように構成する。
替えを自動的に行うように構成する。
第1図において、フレームパルス位相検出部11Oにお
いて、加入者端末装置から転送されるデータを入力し、
データに含まれるフレームパルスの位相を検出してデー
タの転送されてきたバスが第1のバス形態か否かを判別
する。そして、第1のバス形態と判別した時には、対応
する第1のリセット信号を選択するための第2の制御信
号を出力する。
いて、加入者端末装置から転送されるデータを入力し、
データに含まれるフレームパルスの位相を検出してデー
タの転送されてきたバスが第1のバス形態か否かを判別
する。そして、第1のバス形態と判別した時には、対応
する第1のリセット信号を選択するための第2の制御信
号を出力する。
又、フレームパルス幅認識部130において、データを
入力し、データに含まれるフレームパルス幅の違いを検
出する。そしてデータの転送されてきた第2又は第3の
バス形態を判別して、対応、する第2又は第3のリセッ
ト信号を選択する。
入力し、データに含まれるフレームパルス幅の違いを検
出する。そしてデータの転送されてきた第2又は第3の
バス形態を判別して、対応、する第2又は第3のリセッ
ト信号を選択する。
リセット信号選択/クロック出力部160において、網
終端装置の出力する送信タイミング信号及び加入者端末
装置から送られてくるフレームパルスを入力して、第1
、第2及び第3のバス形態に対応して所定速度のクロッ
クをリセットする第1、第2及び第3のリセット信号を
作成する。そして、第1及び第2の制御信号により受信
データに対応して第1乃至第3のリセット信号のうちの
1つを選択して、選択したリセット信号によりクロック
をリセットして出力する。
終端装置の出力する送信タイミング信号及び加入者端末
装置から送られてくるフレームパルスを入力して、第1
、第2及び第3のバス形態に対応して所定速度のクロッ
クをリセットする第1、第2及び第3のリセット信号を
作成する。そして、第1及び第2の制御信号により受信
データに対応して第1乃至第3のリセット信号のうちの
1つを選択して、選択したリセット信号によりクロック
をリセットして出力する。
〔実施例〕
第2図は本発明の実施例の回路の構成を示すブロック図
である。
である。
第3図は実施例で使用されるフレームパルス幅認識部の
回路の構成ブロック図である。
回路の構成ブロック図である。
第4図は実施例で使用されるフレーム位相比較部の回路
構成図である。
構成図である。
第5図は実施例の動作を説明するタイムチャートである
。
。
第6図は実施例における遅延量を求めるための図である
。
。
第7図はExtended bus、 Po1nt t
o Po1nt接続時のNT受信フレームパルスの違い
を示す図である。
o Po1nt接続時のNT受信フレームパルスの違い
を示す図である。
第8図は実施例におけるリセット信号の選択条件を示す
図である。
図である。
全図を通じて同一符号は同一対象物を示す。
第2図において、フレームパルス位相検出部11におい
て、TE側より到来したバイポーラ信号(第9図参照)
を前段の回路(図示しない)において正、負両極性に分
離したディジタルデータ(RD ” 、RD−)を入力
し、フレームパルス(F)の立ち下がり位相を検出し、
“旺”信号を出力する(第5図参照)。
て、TE側より到来したバイポーラ信号(第9図参照)
を前段の回路(図示しない)において正、負両極性に分
離したディジタルデータ(RD ” 、RD−)を入力
し、フレームパルス(F)の立ち下がり位相を検出し、
“旺”信号を出力する(第5図参照)。
一方、TF遅延部12において、NT−+TEへの送信
信号のフレームパルス位置を示す信号(送信タイミング
信号)“TF”(第7図■参照)を遅延し、立ち上がり
/立ち下がり部分を微分してSimple busのラ
ウンドトリップデイレイ範囲であるlO〜14μs間に
パルスが存在する信号“Tl”、及びその時の固定位相
クロック作成用リセット信号”Fl”を作成する(第5
図参照)。
信号のフレームパルス位置を示す信号(送信タイミング
信号)“TF”(第7図■参照)を遅延し、立ち上がり
/立ち下がり部分を微分してSimple busのラ
ウンドトリップデイレイ範囲であるlO〜14μs間に
パルスが存在する信号“Tl”、及びその時の固定位相
クロック作成用リセット信号”Fl”を作成する(第5
図参照)。
又、受信フレームパルス幅認識部13において、RD”
を人力してExtended busとPo1nt t
o Po1nt接続時の受信フレームパルス幅の違い(
第7図参照)を利用して、パルス幅をマスタクロツタ(
MCに)18より入力した高速クロックによりカウント
し、しきい値を定めることにより両バス形態を識別する
。これはPo1nt to Po1nt接続の場合バス
にはTEが1台だけ接続されるため、フレームパルス幅
は一定(5,2μs)であるが1.Extended
busの場合2台のTEからのデータが重なる場合が考
えられ、NTIでの受信フレームパルス幅が5.2μs
より大きくなる。以上から両バス形態を識別する。そし
て、Extended busの場合にはSel l
信号として“L”を、又、Po1nt to Po1n
t接続の場合には“11”を設定し、リセット信号選択
部16に制御信号として加える。
を人力してExtended busとPo1nt t
o Po1nt接続時の受信フレームパルス幅の違い(
第7図参照)を利用して、パルス幅をマスタクロツタ(
MCに)18より入力した高速クロックによりカウント
し、しきい値を定めることにより両バス形態を識別する
。これはPo1nt to Po1nt接続の場合バス
にはTEが1台だけ接続されるため、フレームパルス幅
は一定(5,2μs)であるが1.Extended
busの場合2台のTEからのデータが重なる場合が考
えられ、NTIでの受信フレームパルス幅が5.2μs
より大きくなる。以上から両バス形態を識別する。そし
て、Extended busの場合にはSel l
信号として“L”を、又、Po1nt to Po1n
t接続の場合には“11”を設定し、リセット信号選択
部16に制御信号として加える。
次に受信フレーム位相比較器14において、TF遅延部
12の出力のタイミングパルス“11″及びフレームパ
ルス位相検出部11の出力のフレーム位相“RF”を人
力して、”Tl”の“!1#の領域に“RF”が存在す
るか否かを判定し、Simple busと他のバスと
の識別を行う。RF”が“TI”の“!1”の領域にあ
ればSel2信号を”ピにセットし、リセット信号選択
部16に制御信号として加える(第5図参照)。
12の出力のタイミングパルス“11″及びフレームパ
ルス位相検出部11の出力のフレーム位相“RF”を人
力して、”Tl”の“!1#の領域に“RF”が存在す
るか否かを判定し、Simple busと他のバスと
の識別を行う。RF”が“TI”の“!1”の領域にあ
ればSel2信号を”ピにセットし、リセット信号選択
部16に制御信号として加える(第5図参照)。
又、RF遅延部15において、入力した“RF″を遅延
し、Extended bus用、Po1nt to
Po1nt用リセットす号として“F2”、“F3”を
作成する。ここでの遅延量は、TF遅延部12と共に受
信データの理想的サンプリング位置となるよう考慮する
必要がある。
し、Extended bus用、Po1nt to
Po1nt用リセットす号として“F2”、“F3”を
作成する。ここでの遅延量は、TF遅延部12と共に受
信データの理想的サンプリング位置となるよう考慮する
必要がある。
ここで“Fl”〜″F3”の遅延量の決定方法について
以下に説明する。第6図に示すように伝送データの1タ
イムスロツトを5.2 μ5(192KHzに対応)、
最大TE間距離Ddiffに対する遅延時間Tdiff
として1タイムスロツトの約80%(4,0us)とす
ると(Simple busの場合)、最近と最遠のT
Eフレームパルス、又はデータの識別をする区間(以下
アイと称する)が1.2μsとなる。したがってアイの
中央部分でクロックにより識別する場合、最近のTEの
フレームパルスの立ち下がり点より4゜6μsの位置に
クロックの立ち上がりが来るようにリセットをかける。
以下に説明する。第6図に示すように伝送データの1タ
イムスロツトを5.2 μ5(192KHzに対応)、
最大TE間距離Ddiffに対する遅延時間Tdiff
として1タイムスロツトの約80%(4,0us)とす
ると(Simple busの場合)、最近と最遠のT
Eフレームパルス、又はデータの識別をする区間(以下
アイと称する)が1.2μsとなる。したがってアイの
中央部分でクロックにより識別する場合、最近のTEの
フレームパルスの立ち下がり点より4゜6μsの位置に
クロックの立ち上がりが来るようにリセットをかける。
ただし、クロックの“し“部分が2.6μsあるので遅
延量は2.0μsとなる。
延量は2.0μsとなる。
これはSimple busの場合を想定したが、今回
は“TF”タイミングを基準に固定位相のクロックを考
えているので、’TF”基準であると第10図に示す2
ビット分のオフセットを考慮して、遅延量は約10+2
=12μsとしている(第5図“Fl”参照)。
は“TF”タイミングを基準に固定位相のクロックを考
えているので、’TF”基準であると第10図に示す2
ビット分のオフセットを考慮して、遅延量は約10+2
=12μsとしている(第5図“Fl”参照)。
Extended busについても、基本的にはSi
mple busよりもアイの条件は緩いので同じ遅延
量でよいと思われるが、こちらは″RF’基準であるの
で遅延量は2.Ousとなる(第5図“F2”参照)。
mple busよりもアイの条件は緩いので同じ遅延
量でよいと思われるが、こちらは″RF’基準であるの
で遅延量は2.Ousとなる(第5図“F2”参照)。
Po1nt to Po1ntについてはケーブル長が
他のハスよりも長いため、受信波形の劣化を考慮して遅
延ff11.oμSとし、クロックの立ち上がりをデー
タの中心方向へ移動させた。このようにして遅延量を決
定する(第5図“F3”参照)。
他のハスよりも長いため、受信波形の劣化を考慮して遅
延ff11.oμSとし、クロックの立ち上がりをデー
タの中心方向へ移動させた。このようにして遅延量を決
定する(第5図“F3”参照)。
次にリセット信号選択部16において、TF遅延部12
、RF遅延部15から送られてくるリセット信号“Fl
”〜“F3”を、フレームパルス幅及びフレーム位相か
ら決められる制御信号Sel 1、Sel 2によ
りリセット信号を選択する。選択条件を第8図に示す。
、RF遅延部15から送られてくるリセット信号“Fl
”〜“F3”を、フレームパルス幅及びフレーム位相か
ら決められる制御信号Sel 1、Sel 2によ
りリセット信号を選択する。選択条件を第8図に示す。
分周部17においてマスタクロツタ源18から192K
llzの数倍の速度のクロックを192 K11zのク
ロックに分周する。そして、リセット信号選択部16の
出力のリセット信号を入力して上記192 K)Izの
クロックをリセットし、任意のタイミングからクロック
を出力する。(任意調整されたクロックの出力が可能)
。
llzの数倍の速度のクロックを192 K11zのク
ロックに分周する。そして、リセット信号選択部16の
出力のリセット信号を入力して上記192 K)Izの
クロックをリセットし、任意のタイミングからクロック
を出力する。(任意調整されたクロックの出力が可能)
。
尚、フレームパルスIi Lffl i 部13とフレ
ーム位相比較部14の動作について簡単に説明する。
ーム位相比較部14の動作について簡単に説明する。
第3図において、フレームパルス幅のLm j6 時は
TEからはデータ“l”をNTに対して送信し、フレー
ムビットF、補助フレームビットFa及びそれぞれのバ
ランスビットのみが出力パルスとなるようにしておく。
TEからはデータ“l”をNTに対して送信し、フレー
ムビットF、補助フレームビットFa及びそれぞれのバ
ランスビットのみが出力パルスとなるようにしておく。
この2つのパルスをカウンタ19にイネーブル信号とし
て入力し、かつ、クロック端子(CK)にマスタクロッ
ク(?I(J)を入力してカウンタ19を高速クロック
で動作させ、ある値を越えた時にフリップフロップ回路
(以下FFと称する)20を介してSel 1信号を
出力する。受信フレーム1周期分のカウントを終了後は
“RF”タイミングで初期値をロードするようにしてお
く。
て入力し、かつ、クロック端子(CK)にマスタクロッ
ク(?I(J)を入力してカウンタ19を高速クロック
で動作させ、ある値を越えた時にフリップフロップ回路
(以下FFと称する)20を介してSel 1信号を
出力する。受信フレーム1周期分のカウントを終了後は
“RF”タイミングで初期値をロードするようにしてお
く。
次に第4図に示すフレーム位相比較部14において、“
RF”をFF21のクロック端子に入力し、D端子に入
力したタイミングパルス“Tl″の識別を行い、範囲内
にあればQ端子から“ビを出力してSel 2信号を“
L”にセットするようにしている。
RF”をFF21のクロック端子に入力し、D端子に入
力したタイミングパルス“Tl″の識別を行い、範囲内
にあればQ端子から“ビを出力してSel 2信号を“
L”にセットするようにしている。
以上説明したように本発明によれば、簡易な回路でIイ
ンタフェースのバス形態の識別を自動で行い、受信クロ
ックの位相を人手を介さずに切り替えが可能となる。
ンタフェースのバス形態の識別を自動で行い、受信クロ
ックの位相を人手を介さずに切り替えが可能となる。
以上説明したように本発明によれば、■インタフェース
における3種類のバス接続形態下のNTでの受信タイミ
ングクロックの切り替えを無調整で行えるので、バス形
態毎にNTを設けることなく1種類のNTで収容でき、
ユーザ側の手間も省ける。更にコストダウンを図ること
も可能である。
における3種類のバス接続形態下のNTでの受信タイミ
ングクロックの切り替えを無調整で行えるので、バス形
態毎にNTを設けることなく1種類のNTで収容でき、
ユーザ側の手間も省ける。更にコストダウンを図ること
も可能である。
第1図は本発明の原理図、
第2図は本発明の実施例の回路の構成を示すブロック図
、 第3図は実施例で使用されるフレームパルス幅認識部の
回路の構成ブロック図、 第4図は実施例で使用されるフレーム位相比較部の回路
構成図、 第5図は実施例の動作を説明するタイムチャート、 第6図は実施例における遅延量を求めるための図、 第7図はExtended bus、 Po1nt t
o Po1nt接続時のNT受信フレームパルスの違い
を示 す図、 第8図は実施例におけるリセット信号の選択条件を示す
図、 第9図はCCITT−1シリ一ズ勧告諸元を示す図、 第1O図は1インタフエースのフレーム構成を示す図、 第11図は■インタフェースの構成を示す図、第12図
はIインタフェースにおけるバス接続形態を示す図、 第13図は従来例のタイミングクロック作成方法を示す
図である。 図において 110はフレームパルス位相検出部、 130はフレームパルス幅認識部、 160はリセット信号選択/クロンク出力部を示す。 b ’Cs C1α。 も 第 圓 第 図 CCITT−T シリーズV告林7Cを示す図 第 圓 (0) Simple Bus (b) ExTended 8us 14ンタフエースにお(ブるハ゛ス穫1ft!、W須包
を足T団第
、 第3図は実施例で使用されるフレームパルス幅認識部の
回路の構成ブロック図、 第4図は実施例で使用されるフレーム位相比較部の回路
構成図、 第5図は実施例の動作を説明するタイムチャート、 第6図は実施例における遅延量を求めるための図、 第7図はExtended bus、 Po1nt t
o Po1nt接続時のNT受信フレームパルスの違い
を示 す図、 第8図は実施例におけるリセット信号の選択条件を示す
図、 第9図はCCITT−1シリ一ズ勧告諸元を示す図、 第1O図は1インタフエースのフレーム構成を示す図、 第11図は■インタフェースの構成を示す図、第12図
はIインタフェースにおけるバス接続形態を示す図、 第13図は従来例のタイミングクロック作成方法を示す
図である。 図において 110はフレームパルス位相検出部、 130はフレームパルス幅認識部、 160はリセット信号選択/クロンク出力部を示す。 b ’Cs C1α。 も 第 圓 第 図 CCITT−T シリーズV告林7Cを示す図 第 圓 (0) Simple Bus (b) ExTended 8us 14ンタフエースにお(ブるハ゛ス穫1ft!、W須包
を足T団第
Claims (1)
- 【特許請求の範囲】 ネットワークと接続される加入者線を終端する網終端装
置(100)と、該網終端装置とバスを介して接続され
データの送受を行う加入者端末装置(200−1〜20
0−n)とを有し、該網終端装置と加入者端末装置との
距離の大小により該バスに第1、第2及び第3の3種類
のバス形態を有するサービス総合ディジタル網システム
において、 該網終端装置に、 該加入者端末装置から転送されるデータを入力し、該デ
ータに含まれるフレームパルスの位相を検出して該デー
タの転送されてきたバスが第1のバス形態か否かを判別
して、第1のバス形態と判別した時には対応する第1の
リセット信号を選択するための第2の制御信号を出力す
るフレームパルス位相検出部(110)と、 該データを入力し、該データに含まれるフレームパルス
幅の違いを検出して該データの転送されてきた第2又は
第3のバス形態を判別して、対応する第2又は第3のリ
セット信号を選択するための第1の制御信号を出力する
フレームパルス幅認識部(130)と、 該網終端装置の出力する送信タイミング信号及び該加入
者端末装置から送られてくるフレームパルスを入力して
、該第1、第2及び第3のバス形態に対応して所定速度
のクロックをリセットする第1、第2及び第3のリセッ
ト信号を作成し、該第1及び第2の制御信号により該受
信データに対応して該第1乃至第3のリセット信号のう
ちの1つを選択して、該クロックをリセットして出力す
るリセット信号選択/クロック出力部(160)とを設
け、受信データのバス形態に応じてクロックの切り替え
を自動的に行うようにしたことを特徴とする自動タイミ
ング再生方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1100862A JPH02279036A (ja) | 1989-04-20 | 1989-04-20 | 自動タイミング再生方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1100862A JPH02279036A (ja) | 1989-04-20 | 1989-04-20 | 自動タイミング再生方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02279036A true JPH02279036A (ja) | 1990-11-15 |
Family
ID=14285124
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1100862A Pending JPH02279036A (ja) | 1989-04-20 | 1989-04-20 | 自動タイミング再生方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02279036A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06204994A (ja) * | 1993-01-07 | 1994-07-22 | Nec Corp | 受信リタイミング切替回路 |
-
1989
- 1989-04-20 JP JP1100862A patent/JPH02279036A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06204994A (ja) * | 1993-01-07 | 1994-07-22 | Nec Corp | 受信リタイミング切替回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7184449B2 (en) | Cycle synchronization between interconnected sub-networks | |
EP0103460B1 (en) | Improvements in or relating to data interconnecting networks | |
US20010015839A1 (en) | Optical cross-connect device with transparency | |
WO1987006085A1 (en) | Dejitterizer method and apparatus | |
EP0474379B1 (en) | Method and apparatus for analyzing nodes on a computer network | |
US5138634A (en) | Altered-length messages in interrupted-clock transmission systems | |
US5208831A (en) | Network interface system | |
JPH02279036A (ja) | 自動タイミング再生方式 | |
US4203003A (en) | Frame search control for digital transmission system | |
EP0425317B1 (en) | Network interface system | |
JP2601962B2 (ja) | バス競合制御装置 | |
EP1187372A2 (en) | Apparatus and method for bit rate control of optical receiver | |
JP2540824B2 (ja) | 受信タイミング切替制御方式 | |
JPS61227440A (ja) | 網終端装置のクロツク選択制御装置 | |
US6944693B2 (en) | Method for centrally setting data rate in a data transmission facility and a device for centrally setting data rates | |
JPH0557786B2 (ja) | ||
JP3193122B2 (ja) | タイミング再生回路 | |
JPH0620198B2 (ja) | タイミング生成回路 | |
JPH08256181A (ja) | バースト通信用自動利得リセット回路 | |
JP3110084B2 (ja) | 受信タイミング制御装置 | |
JPH0413326A (ja) | タイミングクロック生成方法 | |
JPH0834457B2 (ja) | 同期式伝送システムの受信カウンタ位相同期回路 | |
JP3047046B2 (ja) | 識別クロック位相形成方式 | |
JPH0413397A (ja) | 受信データ再生回路 | |
JPH0438026A (ja) | 受信データ同期回路 |