JPH0227745A - Icのリード接続方法 - Google Patents

Icのリード接続方法

Info

Publication number
JPH0227745A
JPH0227745A JP17753188A JP17753188A JPH0227745A JP H0227745 A JPH0227745 A JP H0227745A JP 17753188 A JP17753188 A JP 17753188A JP 17753188 A JP17753188 A JP 17753188A JP H0227745 A JPH0227745 A JP H0227745A
Authority
JP
Japan
Prior art keywords
bump
film
pad
bonding
bumps
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP17753188A
Other languages
English (en)
Other versions
JP2653482B2 (ja
Inventor
Minoru Hirai
平井 稔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP17753188A priority Critical patent/JP2653482B2/ja
Publication of JPH0227745A publication Critical patent/JPH0227745A/ja
Application granted granted Critical
Publication of JP2653482B2 publication Critical patent/JP2653482B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (al産業上の利用分野 この発明は、チップ状ICにフィルムキャリアのインナ
ーリードなどのリードを接続する方法に関する。
(bl従来の技術 近年、電子機器の小型化、薄形化の要求に伴い電子部品
の実装技術が発展し、種々の実装形態が考案され実施さ
れている0例えば一般にTAB (Tape Auto
mated Bonding)と呼ばれるフィルムキャ
リア方式など回路基板のリードにICチップを直接接続
するボンディング方式がある。このフィルムキャリア方
式は下記に示す特徴を備え、特に端子数の多いLSI、
VLSIおよび小型・薄形化が要求される分野での用途
が主流になっている■ボンディングパッド数に関係な(
同時−括ポンディングできる。
■厚さ0.5〜Q、3mm程度の薄形実装が可能である
■リードの機械的強度が大きい(30μmψのAuvA
の5倍以上)。
■フィルムキャリアをハイブリッドIC基板として使用
できる。
■2つのロール間でテープ状に工程を流すことができる
■フィルムキャリア上でICの動作テストができる。
フィルムキャリア方式の場合、キャリアフィルムに形成
されているリードに対してICチップをボンディングす
る際、−iにバンプが形成されるが、その形態によりい
くつかの方式に分類される。第3図〜第6図にその例を
示す、これらの図において1はICチップ、2はパフシ
ベ亨ジョン膜、3はボンディングパッドである。
第3図に示す例は所謂チップバンプ法であり、ボンディ
ングパッド3の上部にバリアメタル10を介してAuバ
ンプ11を形成している。このようにICチップ側にバ
ンプを形成し、フィルムキャリアのインナーリード7と
ボンディングされる。バリアメタル10はボンディング
パッド3とバンプ11によるAl−Au金属間化合物の
発生を防止するとともに両者の密着力を高めるために設
けられている。一般にTi/W−Au、Ti−Pt−A
uまたはCr−Cu−Auの2層または3層の金属薄膜
から形成されている。各層の内置下層はAlとの密着お
よびバリア用、中間層はバリア用およびAuメツキ下地
用、最上層はAuメツキ下地用として用いられている。
第4図に示す例は所謂BTAB法によるものであり、C
uリード12の先端部にバンプ部分12aが形成されて
、その表面にAuメツキ膜が施されている。このように
バンプ付きリードがICCワンプンディングパッド3に
ボンディングされる第5図および第6図に示す例は所謂
転写バンプ法によるものであり、予めバンプ形成用基板
に複数のバンプを配列形成しておき、この基板上のバン
プをリード(第5図の例)またはICのボンディングパ
ッド(第6図の例)に転写することによってバンプ付き
リードまたはバンプ付きICチップとするものである。
第5図に示す例ではバンプ13の転写されたリード7が
ICチップのボンディングパッド3にボンディングされ
る。また、第6図に示す例ではバンプ13の転写された
ICチップに対してリード7がボンディングされる。
(C)発明が解決しようとする課題 上述した各ボンディング法には次に述べる長所および短
所を備えていて、その特性に応じた方法でボンディング
が行われなければならない。
チップバンプ法はAlパッド(ボンディングパ・ノド)
が露出していないため、腐蝕に対する信頼性が高い。ウ
ェハー単位でバンプ形成ができる。
位置ずれ許容量が大きく例えばボンディングパッドピッ
チ80μmまで可能である0等の長所を有するが1.l
酸化膜除去のためのスパッタエッチ、バリアメタルの2
層または3層連続蒸着および300“C30分間のバン
プアニールなどの処理が必要でありバンプ形成プロセス
が複雑である。
BTAB法と転写バンプ法はICチップ側にハンプを形
成する処理が不要であるが、ボンディング後もA1パッ
ドの一部が露出するため信頼性の面で問題が残る。また
、BTAB法ではリードに対するバンプ形成のためにコ
スト高となり、硬質のCuバンプであるためICチップ
側に所謂Siクレータリングが生じやすい。転写バンプ
法では実質上ボンディングを2回行うため、位置ずれの
許容量が小さく、例えばパッドピッチを130μm程度
より細かくできない。
この発明の目的は、ボンディングパッドが露出しないた
め信頼性が高く、ウェハー単位でバンプ形成ができ、位
置ずれ許容量が大きいというチップバンプ法の長所を有
しながら、チップバンプ法の短所であるバンプ形成プロ
セスの複雑化を解消したICのリード接続方法を提供す
ることにある(d)課題を解決するための手段 この発明のICのリード接続方法は、ICのボンディン
グパッドに金属薄膜を介してバンプを形成するバンプ形
成工程と、 前記バンプとリード間を加熱および加圧してバンプとリ
ード間を熱圧着するとともに、前記金属薄膜を破って前
記バンプを前記ボンディングパッドに合金化接続させる
ボンディング工程とからなる。
te1作用 この発明のICのリード接続方法では、まずバンプ形成
工程により、ICのボンディングバンドに金属薄膜を介
してバンプが形成される。したがってボンディングパッ
ドはこの金属薄膜により被覆されることとなる。続くボ
ンディング工程では、バンプとリード間が加熱および加
圧されてバンプーリード間が熱圧着される。これと同時
にバンプが塑性変形して前記金属薄膜が破られボンディ
ングパッドに対して合金化接続される。このようにIC
チップ側にバンプを形成する処理が必要であるが、チン
プバンプ法のように1.lバッドのスパッタエッチおよ
びバンプアニールが不要であり、金属薄膜も一層のみで
よいためバンプ形成プロセスが掻めて単純化される。
(fl実施例 この発明のICのリード接続方法の一実施例である手順
を第1図(A)〜(H)および第2図に示す。これらの
図において1はICチップ、2はパッシベーション膜、
3はAlのボンディングパッド、6はAuのバンプ、7
はリードである。
まず第1図(A)、  (B)に示すようにICチップ
の表面全面にAuまたはptなどの貴金属をスパッタリ
ングまたは真空蒸着法などにより厚さ1000〜200
0人の金属薄膜4を形成する。
つづいて(C)に示すようにフォトレジスト膜5を塗布
し、フォトリソグラフィによりバンプを形成すべき箇所
に開口部Hを形成する。その後金属薄膜4を共通電極と
して約5mA/aJでAuを電気メツキすることにより
開口部にAuバンプ6を成長させる。つづいて(E)に
示すようにフォトレジスト膜(5)を溶剤により除去す
る。その後(F)に示すように先ず全面にフォトレジス
ト膜8を形成し、フォトリソグラフィによりAlバッド
3の開口部より多少広い領域を残す、つづいて(G)お
よび(H)に示すように金属薄膜4をエツチングし、レ
ジスト膜8を除去することによって一連のバンプ形成工
程を終了する。
このようにしてICチップにバンプを形成した後、その
バンプにフィルムキャリアのインナーリードをボンディ
ングした状態を第2図に示す。ボンディングは、リード
とバンプの位置合わせが行われて、加熱・加圧ヘッドに
より一定温度一定荷重で圧着される。このときリード7
表面に形成されているAuメツキ膜とAuバンプ6とが
熱圧着される。また、バンプ6が塑性変形して金属薄膜
層4が破壊されAuバンプ6とAfパッド3とが直接合
金化され接続される。なお、AJバッド表面に酸化膜が
形成されている場合、この酸化膜も破壊されてAIlバ
ッド直接Auバンプが接続される。
(3発明の効果 以上のようにこの発明によれば、ボンディング終了後も
ボンディングパッド表面が金属薄膜で被覆されているた
めボンディングパッドの腐蝕に対する信頼性が高まる。
また、ボンディング回数は一回であるため位置ずれ許容
量が大きく、ボンディングパソドビッチの細かなICに
も適用できる。しかも金属薄膜は一層のみでよく、ボン
ディングパッド表面の酸化膜除去のためのスパッタエッ
チおよびバリアメタルを介してのバンプとボンディング
パッド間の密着力向上のためのバンプアニールが不要で
あり、バンプ形成プロセスが単純化されるという効果が
ある。
【図面の簡単な説明】
第1図(A)〜(H)および第2図はこの発明の実施例
であるICのリード接続方法を示す図であり、第1図(
A)〜(H)はバンプ形成工程、第2図はボンディング
工程をそれぞれ示している。第3図〜第6図は従来の[
Cのリード接続方法を示す図であり、第3図はチップボ
ンディング法、第4図はBTAB法、第5図と第6図は
転写バンプ法についてそれぞれ示している。 1−ICチップ、 2−パッシベーション膜、 3−A1バッド(ボンディングパッド)、4−金属薄膜
、 6−Auバンプ、 7−リード。

Claims (1)

    【特許請求の範囲】
  1. (1)ICのボンディングパッドに金属薄膜を介してバ
    ンプを形成するバンプ形成工程と、 前記バンプとリード間を加熱および加圧してバンプとリ
    ード間を熱圧着するとともに、前記金属薄膜を破って前
    記バンプを前記ボンディングパッドに合金化接続させる
    ボンディング工程とからなるICのリード接続方法。
JP17753188A 1988-07-15 1988-07-15 Icのリード接続方法 Expired - Fee Related JP2653482B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17753188A JP2653482B2 (ja) 1988-07-15 1988-07-15 Icのリード接続方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17753188A JP2653482B2 (ja) 1988-07-15 1988-07-15 Icのリード接続方法

Publications (2)

Publication Number Publication Date
JPH0227745A true JPH0227745A (ja) 1990-01-30
JP2653482B2 JP2653482B2 (ja) 1997-09-17

Family

ID=16032558

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17753188A Expired - Fee Related JP2653482B2 (ja) 1988-07-15 1988-07-15 Icのリード接続方法

Country Status (1)

Country Link
JP (1) JP2653482B2 (ja)

Also Published As

Publication number Publication date
JP2653482B2 (ja) 1997-09-17

Similar Documents

Publication Publication Date Title
EP0382080B1 (en) Bump structure for reflow bonding of IC devices
US5008997A (en) Gold/tin eutectic bonding for tape automated bonding process
US5208186A (en) Process for reflow bonding of bumps in IC devices
US5249728A (en) Bumpless bonding process having multilayer metallization
US5985692A (en) Process for flip-chip bonding a semiconductor die having gold bump electrodes
JPH04326534A (ja) 半導体装置のチップボンディング方法
JP5064632B2 (ja) 相互接続構造を形成するための方法及び装置
JP3015436B2 (ja) 半導体装置およびその接続方法
WO2001056081A1 (en) Flip-chip bonding arrangement
JPH09232506A (ja) 半導体装置およびその製造方法
JPH0227745A (ja) Icのリード接続方法
JPH0195539A (ja) 半導体装置及びその製造方法
JPH02209742A (ja) テープ自動化ボンディングプロセス用の金/錫共晶ボンディング
KR20030066919A (ko) 반도체 플립칩 패키지를 위한 솔더 범프 구조 및 그 제조방법
US7868452B2 (en) Ultrathin semiconductor circuit having contact bumps
JPH118250A (ja) 半導体集積回路装置およびその製造方法
JPS63168028A (ja) 微細接続構造
JP2002190490A (ja) バンプを有する電子部品
KR100523298B1 (ko) 금 범프가 형성된 반도체 칩과 그 제조방법
JP3213923B2 (ja) バンプ形成用アンダバリアメタルリボン及びバンプ形成方法
US6407457B1 (en) Contact-bumpless chip contacting method and an electronic circuit produced by said method
KR100900480B1 (ko) 반도체 패키지
JPH0719797B2 (ja) 半導体装置の実装具
JP3090414B2 (ja) はんだバンプの接続方法
JPH0878419A (ja) バンプ及びそれを用いた半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees