JPH02273789A - 表示制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、ワードプロセッサやパーソナルコンピュー
タ等に用いられる表示制御装置に関する。

［発明の概要］ この発明は、ＣＲＴ表示装置等を制御する表示制御装置
において、１表示クロックの間に複数画面分の単位パタ
ーンを夫々読み出して保持しておき、これを適宜選択あ
るいは合成すると共に表示クロックに同期して出力する
ことにより、画面切り換えや画面合成を瞬時に行うこと
ができるようにしたものである。

［従来の技術］ 従来、ワードプロセッサにおいて、ＣＲＴ表示装置に２
画面分のデータを合成出力する場合には先ず、第１画面
データを読み込み、次で第２画面データを読み込むが、
この際、第１画面データおよび第２画面データをオア加
算して表示用メモリ（ビデオＲＡＭ）に書き込んでいた
。

［発明が解決しようとする課Ｂ］ このように画面合成時には５表示用メモリの内容を第１
画面データと第２画面データとをオア加算したデータに
書き換えなげればならず１合成画面への切り換えを瞬時
に行うことができなかった。このことは通常画面への切
り換え時にも同様であった・ この発明の課題は、画面合成や画面切り換えを瞬時に行
うことができるようにすることである。

［課題を解決するための手段］ この発明の手段は次の通りである。

表示パターン記憶手段１（第１図の機能ブロック図を参
照５以下同じ）は、複数画面分の表示パターンを記憶す
るビデオＲＡＭ等である。

読出手段２は表示パターン記憶手段ｌに記憶されている
各画面の表示パターンを１表示クロックの間に夫々単位
パターン（例えば、２バイト）ずつ読み出す。

保持手段３は読出手段２によって読み出された各単位パ
ターンを夫々一時的に保持するラッチ回路等である。

指定手段４は表示画面の切り換えを指定するキー人力装
置等である。

表示制御手段５は保持手段３に保持されている各画面に
対応する単位パターンのうち、指定手段４によって指定
された切り換え画面に応じていずれか１画面の単位パタ
ーンあるいは複数の単位パターンを合成した合成パター
ンを表示クロックに同期して出力させる。

［作　用］ この発明の手段の作用は次の通りである。

いま、表示パターン記憶手段ｌに複数画面分、例えばへ
画面用の表示パターン、８画面用の表示パターンが記憶
されている状態において、常時、読出手段２は表示パタ
ーン記憶手段ｌから各画面の表示パターンを１表示クロ
ックの間に夫々単位パターンずつ読み出す、これによっ
て読み出された各単位パターンは保持手段３に保持され
る。

ここで、へ画面と８画面とを合成する合成画面への切り
換えを指定手段４によって指定すると、表示制御手段５
は保持手段３に保持されているＡ画面の単位パターンと
８画面の単位パターンとを合成した合成パターンを表示
クロックに同期して出力させる。

また、Ａ画面のみを表示させる為に、指定手段４によっ
てＡ画面への切り換えを指定すると１表示制御手段５は
保持手段３に保持されているＡ画面の単位パターンのみ
を表示クロックに同期して出力させる。

更に、８画面への切り換えも同様である。

したがって１画面合成や画面切り換えを瞬時に行うこと
ができる。

［実施例］ 以下、第２図〜第５図を参照して一実施例を説明する。

第２図は表示制御装置の全体構成を示したブロック回路
図である。

クロック発生回路１１は基準クロックに基づいて各種の
信号を生成出力するもので、表示駆動回路１２に対して
は表示クロック、メモリアクセス回路１３に対してはア
クセスクロック、表示データ選択回路１４に対してはラ
ッチパルスＡおよびラッチパルスＢを生成出力する。こ
こで、アクセスクロックは表示クロックの１周期の間に
２発出力される信号、ラッチパルスＡおよびラッチパル
スＢはアクセスクロックに略同期して交互に出力される
信号である。

表示駆動回路１２はクロー２り発生回路１１からの表示
クロックに同期してＣＲＴ表示装Ｎ１５の表示動作を制
御するもので１表示データ選択回路１４からの表示デー
タを表示駆動信号に変換してＣＲＴ表示装置１５に与え
る。

メモリアクセス回路１３はクロック発生回路１１からの
アクセスクロックに同期してアクセスアドレスを生成出
力し、ビデオＲＡＭ１６に与える。この場合、ビデオＲ
ＡＭ１６はＡ画面メモリ１６−１．８画面メモリ１６−
２を有し、メモリアクセス回路１３はこれに応じてへ画
面メモリ１６−１用のアクセスアドレスと、８画面メモ
リ１６−２用のアクセスアドレスとを交互に生成出力す
る。即ち、メモリアクセス回路１３はＡ画面メモリ１６
−１用のアクセスアドレスを発生するアドレス発生回路
１３−１と、８画面メモリ１６−２用のアクセスアドレ
スを発生するアドレス発生回路１３−２と、クロック発
生回路１１からのアクセスクロックに基づいてアドレス
発生回路１３−１．１３−２を交互に指定してアドレス
発生回路１３−１．１３−２からアドレスを発生させる
切替回路１３−３とを有する構成となっている。

Ａ画面メモリ１６−１．８画面メモリ１６−２は夫々６
４にバイト構成で、８ビット×２単位毎にアクセスされ
る。しかして、Ａ画面メモリ１６−１，８画面メモリ１
６−２から交互に読み出された１６ビツトの表示データ
ｎｏ”ｌ）＋ｓは表示データ選択回路１４に順次供給さ
れる。

表示データ選択回路１４はＡ画面メモリ１Ｂ−１，８画
面メモリ１６−２から交互に供給される表示データ００
”’０１５をクロック発生回路１１からのラッチパルス
Ａ、ラッチパルスＢにしたがって順次取り込んで保持す
ると共に、これらの表示データを選択部１７からのＡ画
面セレクト信号。

Ｂ画面セレクト信号、合成画面セレクト信号にしたがっ
て処理し１表示駆動回路１２に与える。

選択部１７はＣＲＴ表示装Ｎ１５にＡ画面メモリ１Ｂ−
１の内容のみを表示させるか、８画面メモリ１６−２の
内容のみを表示させるか、あるいはＡ画面メモリ１６−
１．８画面メモリ１６−２の内容を合成した合成画面を
表示させるかを選択するキー人力部で、その選択操作に
応じて選択部１７からＡ画面セレクト信号、Ｂ画面セレ
クト信号１合成画面セレクト信号を択一的に出力する。

第３図、第４図は表示データ選択回路１４の詳細な回路
構成図である。

表示データ選択回路１４は１６ビツト構成のフリップフ
ロップ（１６ビツトＦ／Ｆ）１４−１．１４−２を有し
、各１６ビツトＦ／Ｆ　ｌ　４−１．１４−２には、ビ
デオＲＡＭ１６か′ら読み山された表示データＤｏ　”
ＤＩ５が夫々供給されている。

ここで、一方の１６ビツトＦ／Ｆ１４−１はラッチパル
スＡにしたがって表示データｎｏ　”’０１５をラッチ
するＡ画面用のラッチ回路で、各ビット出力は１６ビツ
トパラレルデータＡＤｏ＝ＡＤ＋ｓとして送出される。

また、他方の１６ビツ）　Ｆ／Ｆ１４−２はラッチパル
スＢにしたがって表示データＤｏ”Ｄ＋ｓをラッチする
８画面用のラッチ回路で、各ビット出力は１６ビツトパ
ラレルデータＢ　Ｄ　ｏ　ｗ　Ｂ　Ｄ　ｒ　ｓとして送
出される。

そして、１６ビツトＦ／Ｆ１４−１．１４−２から送出
されたデータＡＤｏ−ＡＤ＋ｓ、ＢＤｏ　〜ＢＤＩ５は
第４図に示す如く対応するアンドゲートＡＧｏ”ＡＧ＋
ｓ、ＢＧｏ−ＢａＩ２へ供給される。

また、選択部１７から出力されるへ画面セレクト信号お
よび合成画面セレクト信号はオアゲートＡＯＲを介して
アントゲ−）ＡＧｏ　−ＡＧ＋ｓに夫々ゲート制御信号
として供給され、また、選択部１７から出力されるＢ画
面セレクト信号および合成画面セレクト信号はオアゲー
）ＢＯＲを介してアンドゲートＢＧｏ　−Ｂ（ｇｓに夫
々ゲート制御信号として供給されている。そして、アン
ドゲートＡ　Ｇｏ　、　Ｂ　Ｇｏの出力はノアゲートＮ
ＧＯへ、またアントゲ−）ＡＧ＋　、ＢＧ＋の出力はノ
アゲートＮＧＩ　へ・・・・・・アントゲ−）ＡＧ＋ｓ
、Ｂ（ｇｓの出力は、ノアゲー）ＮＧ＋ｓへ供給されて
いる。なお、ノアゲー）ＮＧｏ　、ＮＧ＋・・・・・・
ＮＧ＋ｓの出力は対応するノット回路ＮＴｏ　、ＮＴ＋
　・・・・・・ＮＴ１５を介して表示データｎｏ　、Ｄ
、・・・・・・０１５として送出される。

次に、本実施例の動作を第５図に示すタイムチャートを
参照して説明する。

クロック発生回路１１は第５図（１）〜（５）に示す如
く基準クロックにしたがって表示駆動回路１２に対して
は表示クロック、メモリアクセス回路１３に対してはア
クセスクロック、表示データ選択回路１４に対してはラ
ッチパルスＡおよびラッチパルスＢを生成出力する。

この結果、メモリアクセス回路１３において。

切替回路１３−３はグロック発生回路１１からのアクセ
スクロックに同期してアドレス発生回路１３−１．１３
−２から交互にアクセスアドレスを発生出力させる。こ
の場合、へ画面メモリ１６−１の先頭アドレスをｒｏｏ
ｏＯ」、８画面メモリ１６−２の先頭アドレスをｒ４０
００Ｊとすると、メモリアクセス回路１３から発生出力
されるアクセスアドレスはへ画面用アドレスｒｏｏ。

ＯＪ、Ｂ画面用アドレスｒ４０００」、Ａ画面用アドレ
スｒｏｏｏＩＪ・・・・・・の如く、Ａ画面用、８画面
用のアドレスを交互に順次発生出力させる（第５図（７
）参照）。

これによって、Ａ画面メモリ１Ｂ−１，８画面メモリ１
６−２の内容が交互にアクセスされる結果、１６ビツト
単位毎にへ画面データ、８画面データが交互に読み出さ
れて表示データ選択回路１４に入力される（第５図（６
）、（８）参照）。

しかして、表示データ選択回路１４において。

へ画面メモリ１６−１から読み出されたＡ画面データは
ラッチパルスＡのタイミングで１６ビツ）Ｆ／Ｆ１４−
１に保持され、また８画面メモリ１６−２から読み出さ
れた８画面データはラッチパルスＢのタイミングで１６
ビツトＦ／Ｆ１４−２に保持される。そして、１６ビツ
）　Ｆ／Ｆ１４−１．１４−２からのラッチ出力ＡＤｏ
　〜ＡＤ＋ｓ、ＢＤｏ”ＢＤ＋ｓは対応するアンドゲー
トＡＧｏ−ＡＧ＋ｓ、ＢＧＯ−ＢＧｒｓに供給される。

いま、選択部１７から出力される各セレクト信号のうち
へ画面セレクト信号のみがハイレベル（論理値″１”）
、その他のセレクト信号がそれぞれローレベル（論理値
“０″）の場合、オアゲー）ＡＯＲの出力はハイレベル
、オアゲートＢＯＲの出力はローレベルとなる。したが
って、アンドゲートＡＧｏ”ＡＧ＋ｓが開成、アンドゲ
ートＢ　Ｇ　ｏ　”　Ｂ　Ｇ　ｒ　ｓが閉成される為、
１６ビツトＦ／Ｆ１４−１からのＡ画面データＡＤｏ”
ＡＤ＋ｓは有効、１６ビツトＦ／Ｆ１４−２からのＢ画
面データＢＩ３ｏ−ＢＤＩ５は無効となり、Ａ画面デー
タＡＤｏ−ＡＤ＋ｓがそのまま表示データＤＯ〜ＤＩ５
として表示データ選択回路１４から出力され、表示駆動
回路１２に与えられる。この結果、ＣＲＴ表示装置１５
にはＡ画面メモリ１６−１の内容のみが表示出力される
。

また、選択部１７から出力される各セレクト信号のうち
Ｂ画面セレクト信号のみがハイレベルの場合、オアゲー
）ＡＯＲの出力がローレベル、オアゲートＢＯＲの出力
がハイレベルとなる。したがって、アンドゲートＡＧＯ
”ＡＧＩ５が閉成、アンドゲート１３　Ｇ　６　”　Ｂ
　Ｇ　Ｉ５が開成される為、１６ビツトＦ／Ｆ１４−２
からのＢ画面データＢＤ。

〜ＢＤ＋ｓがそのまま表示データＤ＠”Ｄｌｓとして表
示データ選択回路１４から出力され１表示駆動回路１２
に与えられる。この結果、ＣＲＴ表示装！ｉ１５には８
画面メモリ１６−２の内容のみが表示出力される。

更に、選択部１７から出力される各セレクト信号のうち
合成画面セレクト信号のみがハイレベルの場合には、オ
アゲー）ＡＯＲ，ＢＯＲの出力がそれぞれハイレベルと
なる。したがって、アンドゲートＡ　Ｇ　ｏ　ｗ　Ａ　
Ｇ　Ｉｓ、ＢＧｏ　−ＢＧｒｓが夫々開成される為、Ａ
画面データＡＤＯ−ＡＤ＋ｓと対応するＢ画面データＢ
Ｄｏ”ＢＤ＋ｓとを合成したデータが表示データＤｏ　
”’０１５として表示データ選択回路１４から出力され
１表示駆動回路１ｚに与えられる。この結果、ＣＲＴ表
示装置１５にはＡ画面メモリ１６−１および８画面メモ
リ１６−２の内容を合成した合成画面が表示出力される
。

このように本実施例においては、へ画面あるいは８画面
のみの通常表示かへ画面および８画面を合成した合成画
面表示かに拘らず、絶えず、へ画面メモリ１６−１．８
画面メモリ１６−２から１６ビツト単位毎にＡ画面デー
タ、８画面データを読み出して表示データ選択回路１４
の１６ビツトＦ／Ｆ１４−１．１４−２に保持しておく
為。

選択部１７で画面切換操作が行われると、所望する画面
に瞬時に切り換えることができる。

なお、上記実施例はＣＲＴ表示装置を用いた場合を示し
たが、液晶表示装置を用いた場合も同様である。

チャートである。

１１・・・・・・クロック発生回路、１２・・・・・・
表示駆動回路、１３・・・・・・メモリアクセス回路、
１４・・・・・・表示データ選択回路、１５・・・・・
・ＣＲＴ表示装置、１６・・・・・・ビデオＲＡＭ、１
６−１・・・・・・Ａ画面メモリ、１６−２・・・・・
・８画面メモリ、１７・・・・・・選択部。

［発明の効果］ この発明は、複数両面分の表示パターンを所定単位毎に
読み出して保持しておく為１画面合成や画面切換えを瞬
時に行うことができる。

Claims (1)

1. 【特許請求の範囲】 複数画面分の表示パターンを記憶する表示パターン記憶
   手段と、 この表示パターン記憶手段に記憶されている各画面の表
   示パターンを１表示クロックの間に夫々単位パターンず
   つ読み出す読出手段と、 この読出手段によって読み出された各単位パターンを夫
   々一時的に保持する保持手段と、表示画面の切り換えを
   指定する指定手段と、前記保持手段に保持されている各
   画面に対応する単位パターンのうち、前記指定手段によ
   って指定された切り換え画面に応じていずれか１画面の
   単位パターンあるいは複数の単位パターンを合成した合
   成パターンを表示クロックに同期して出力させる表示制
   御手段と、 を具備したことを特徴とする表示制御装置。