JPH02266545A - 半導体集積回路装置及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体装置を絶縁分離するための溝分離領
域を備えた半導体集積回路装置及びその製造方法に関す
る。

〔従来の技術〕

半導体集積回路装置において、トランジスタ等の微細化
に伴い、素子分離領域の微細化技術は高性能・高集積の
半導体集積回路装置を実現する上で必須の技術である。

従来、一般に半導体集積回路装置においては、素子分離
領域の形成手段として、選択酸化法（Ｌ　ＯＣＯＳ法）
が広く使用されているが、分ＮｗＩ域幅を１〜２μｍ以
下にするのは困難である。これに対して溝分離法は、分
Ｍ領域幅をＬＯＣＯＳ法に比べて小さくすることができ
るため、この溝分離法が広く使用されるようになってき
ている。

次に従来の溝分Ｈｆｉｎ域の形成プロセスを、第４図へ
〜０を参照しながら説明する。まず第４図＾に示すよう
に、シリコン基板１０１に酸化膜１０２をマスクにして
エツチングにより溝１０３を形成する。

次にマスク酸化膜１０２を除去し、第４図田）に示すよ
うに、溝内部酸化膜１０４を基板上面に亘って熱酸化の
方法で形成する。次いでＣＶＤ法によりポリシリコン１
０５を全面に堆積したのち、第４図（０に示すように、
基板表面までエツチングし、溝１０３内にポリシリコン
１０５を充填した溝分Ｍ　？ＩＩ域を形成するものであ
る。

〔発明が解決しようとする課題〕

ところで、このようにして形成された溝分離領域には、
第４図（口に示すように、溝エツチング時の損傷１０６
が残留しており、また溝内部酸化膜形成時の熱酸化によ
り、溝角部に体積膨張応力や熱応力が発生し、結晶欠陥
１０７が誘発される。

そしてこの溝エツチング時の損傷１０６や結晶欠陥１０
７が、シリコンバンドギャップ内に準位を形成する原因
となり、溝周辺部から暗電流やリーク電流等が発生し、
半導体集積回路装置の特性を著しく劣化させるという問
題点があった。

本発明は、従来の溝分離法における上記問題点を解決す
るためになされたもので、溝エツチング時の損傷を除去
し、且つ結晶欠陥の発生を防止した完全な素子分離が可
能な溝分離領域をもつ半導体集積回路装置及びその製造
方法を提供することを目的とする。

〔課題を解決するための手段及び作用〕上記問題点を解
決するため、本発明は、半導体集積回路装置の溝分＃領
域を、シリコン基板に形成された溝の側壁に酸化された
多孔質シリコン層を設け、該溝内にポリシリコンを充填
して構成するものである。

このように構成された溝分Ｈ８Ｍ域においては、エツチ
ングにより形成された溝側壁の損傷は溝側壁に多孔質シ
リコン層を設けることにより実質的に除去される。また
多孔質シリコン層の酸化は低温で行うことができるので
、熱応力の発生を防止し、酸化による体積膨張も殆どな
いので溝角部には大きな体積膨張応力の発生がなくなり
、結晶欠陥の存在しない溝分離領域が形成される。

〔実施例〕

次に実施例について説明する。第１図＾〜［Ｆ］は、本
発明に係る溝分Ｍ　ｆｉＩ域を備えた半導体集積回路装
置の第１実施例を説明するための製造工程図で、溝分離
領域の断面を模式的に示している。まず第１図＾に示す
ように、ｎ−型シリコン基板１に酸化膜２をマスクにし
て溝３をＲＴＥ等を用いた周知の方法で形成する０次に
第１図田）に示すように、溝３を形成するために使用し
たマスク酸化Ｉ！＊２を除去したのち、次に述べる多孔
質層の膜厚を制？Ｂ性よく形成するためにｎ０拡散層５
を形成する。

このｎ０拡散層５は、例えばＰＯＣｈ雰囲気中でＰ　Ｓ
　Ｇ　（Ｐｈｏｓｐｈｏ−３ｉｌｉｃａｔｅ−Ｇｒａｓ
ｓ）層４を形成するプレデボジシランを行い、ドライブ
イン拡散を所望の深さまで行って形成する。このｎ′拡
散Ｎ５とｎ−型シリコン基板１の濃度差は１０Ｓ倍以上
に設定することが望ましい。

次に第１図（０に示すように、ｎ４拡散層５だけを選択
的に陽極化成して多孔質シリコン層６を形成する。陽極
化成により多孔質シリコン層６を形成するためには、第
２図に示すような装置が用いられる。すなわち、例えば
重量濃度４９％フッ酸水溶液からなる電解液２１を入れ
た恒温容器２０内に、第１図（８１に示す状態まで加工
した半導体装置２２とプラチナ電極２３とを浸し、プラ
チナ電極２３はＤＣ電−ａ２４の負端子に接続し、半導
体装置２２は正端子に接続する。そして電解液２１中に
電圧を印加することにより、陽極化成反応が起こり、半
導体装置２２のｎ゛゛散層５が多孔質化される。このと
き不純物濃度の高いｎ゛゛散層５はｎ−型シリコン基板
１と比較して電流密度が高くなるので非常に速く多孔質
化される。

なお印加電圧、陽極化成処理時間は半導体集積回路装置
の基板濃度、拡散層濃度、拡散深さにより適宜設定され
る。また一般に陽極化成処理中に光照射することにより
陽極化成を促進することができるが、本実施例のように
ｎ゛゛散層５に強い選択性をもたせて多孔質化するには
、光照射を行わない方が効果的である。

この陽極化成処理により、第１図＾に示した溝を形成す
る際のエツチングによる損傷が残留していた部分は、多
孔質シリコン層６内に含まれることになる。

次に第１図山）に示すように、この多孔質シリコン層６
を熱酸化して酸化膜７を形成することにより、エツチン
グ時の損傷が除去されたことになる。

多孔質シリコン層６の酸化速度はバルクシリコンと比べ
て極めて大きいため（例えば、渡辺、酒井。

研究実用化報告第１９巻第１１号（１９７０）参照）、
多孔質シリコン層６だけを選択的に酸化することが容易
である。したがってこのときの酸化Ｍ７の膜厚は、第１
図（Ｂｌにおいて示した工程におけるｎ゛゛散層５の拡
散深さで決定されることになる。

次いで第１図■に示すように、ＣＶＤ法等で全面に堆積
したポリシリコン８をｎ−型シリコン基板１の表面まで
エツチングし、溝分離領域９が完成する。

上記多孔質シリコン層６の酸化は低温で行うことができ
（例えば、加藤、伊藤、平木、信学技報ＳＤＭ８８−１
１１　（１９８８）参照）、その上酸化による体積の膨
張が少ないので、熱応力や体積膨張による応力の発生が
なく、結晶欠陥が誘発されることはない、また酸化膜の
膜質は、バルクシリコン酸化膜と殆ど変わらない（例え
ば、有田、倉成、春原、第９回半導体集積回路シンポジ
ウム講演論文集（１９７５）参照）ため、完全な絶縁分
離が保証される。

次に本発明の第２実施例について説明する。前述の第１
図（８）〜［Ｆ］に示した第１実施例においては、シリ
コン基板としてｎ−型シリコン基板を使用したものを示
した。第２実施例は、ｐ−型シリコン基板でもｎ型シリ
コン基板（基板濃度に左右されない）でも、同様の効果
が得られるようにした製造方法で、その製造工程を第３
図＾、■）に示す。

本実施例では、第１実施例の第１図田）に示す工程にお
いてＰＯＣ１ｉ雰囲気中でプレデポジシヨンを行う代わ
りに、第３図＾に示すように、溝１２を形成したシリコ
ン基板１１に対して、例えばＢ！Ｈ！（あ、るいはＢＢ
ｒｓ、　　ＢＣＩｓ、　Ｂ　Ｎ固体ディスク等のポロン
拡散源を利用することもできる）雰囲気中で、Ｂ　Ｓ　
Ｇ　（Ｂｒｏｎ−３ｉｌｉｃａｔｅ−Ｇｒａｓｓ）層１
３を形成するプレデポジシヨンを行い、ドライブイン拡
散を所望の深さまで行ってｐ゛型型数散層１４形成する
。

次いで第３図田）に示すように、上記のようにして形成
したＰ゛゛散層１４を、第１実施例と同様にして、陽極
化成処理を行って多孔質シリコン層１５を形成し、以下
第１実施例の第１図のｌ、　Ｅ）に示した処理と同様の
処理を行って、溝分離領域を形成するものである。

ｐ型拡散層は、ｎ型拡散層と比較して陽極化成処理の速
度が速い、また不純物濃度が高くなるほど陽極化成処理
速度が速くなることから、不純物拡散源としてアクセプ
タ不純物を用いた場合は、シリコン基板１１として、ｎ
型、ｐ−型のいずれの導電型のものを用いても選択性を
もたせて多孔質シリコン層を形成することができる。な
おｐ０拡散層とｎ又はｐ−型シリコン基板１１の濃度差
は１０’倍以上に設定することが望ましい。

なお上記各実施例において、陽極化成処理を行うのに用
いる電解液として、重量濃度４９％フッ酸水溶液を用い
たものを示したが、電解液はこれに限定されるものでは
なく、同様の効果の得られる電解液であればいずれでも
用いることができる。

〔発明の効果） 以上実施例に基づいて説明したように本発明によれば、
溝形成時のエツチングによる損傷は、酸化された多孔質
シリコン層によって実質的に除去することができる。ま
た多孔質シリコン層の酸化は低温で行うことができるの
で熱応力の発生が極めて小さく、また体積膨張が少ない
ので、溝角部における体積膨張応力の発生がなくなり、
結晶欠陥の存在しない溝分離領域が得られる。

また不純物拡散層の陽極化成処理により多孔質シリコン
層を形成するようにしているので、陽極化成処理を選択
的に行わせることができ、多孔質シリコン層の厚さすな
わち酸化膜の厚さを制御性よく形成することができる。

更に厚い酸化膜を容易に形成できるため素子間分離のよ
り完全な溝分Ｍ　ｔｉＩ域を形成することができる。

【図面の簡単な説明】

第１図へ〜■は、本発明に係る溝分＃ｌ領域を備えた半
導体集積回路装置の第１実施例を説明するための製造工
程図、第２図は、陽極化成処理装置の一例を示す概略図
、第３図＾、田）は、本発明の第２実施例を説明するた
めの製造工程図、第４図へ〜（０は、従来の溝分離領域
の形成方法を示す製造工程図である。 図において、１はシリコン基板、２はマスク酸化膜、３
は溝、４はＰＳＧ層、５はｎ０拡散層、６は多孔質シリ
コン層、７は酸化膜、８はポリシリコン、９は溝分離領
域を示す。 特許出願人　オリンパス光学工業株式会社第２図 （Ｃ）

Claims (1)

1. 【特許請求の範囲】 １、シリコン基板に形成された溝の側壁に酸化された多
   孔質シリコン層を有し、該溝内にポリシリコンを充填し
   てなる溝分離領域を備えていることを特徴とする半導体
   集積回路装置。 ２、シリコン基板表面とシリコン基板に形成された溝側
   壁に不純物拡散層を形成する工程と、前記不純物拡散層
   を陽極化成処理によって多孔質層とする工程と、前記多
   孔質層を酸化したのち溝内部にポリシリコンを充填する
   工程とからなる溝分離領域を備えた半導体集積回路装置
   の製造方法。 ３、前記多孔質層形成工程において、前記不純物拡散層
   とシリコン基板の不純物濃度差によって、前記不純物拡
   散層に対して選択的に陽極化成処理が行われるようにし
   たことを特徴とする請求項２記載の溝分離領域を備えた
   半導体集積回路装置の製造方法。 ４、前記多孔質層の酸化処理工程において、前記多孔質
   層が前記シリコン基板に対して選択的に酸化処理される
   ようにしたことを特徴とする請求項２又は３記載の溝分
   離領域を備えた半導体集積回路装置の製造方法。 ５、ｎ＾−型シリコン基板を用い、前記不純物拡散層の
   導電型をｎ＾＋型とすることを特徴とする請求項２〜４
   のいずれかに記載の溝分離領域を備えた半導体集積回路
   装置の製造方法。 ６、ｎ型シリコン基板を用い、前記不純物拡散層の導電
   型をｐ＾＋型とすることを特徴とする請求項２〜４のい
   ずれかに記載の溝分離領域を備えた半導体集積回路装置
   の製造方法。 ７、ｐ＾−型シリコン基板を用い、前記不純物拡散層の
   導電型をｐ＾＋型とすることを特徴とする請求項２〜４
   のいずれかに記載の溝分離領域を備えた半導体集積回路
   装置の製造方法。