JPH02266544A - 半導体ウエーハ表面保護構造 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、半導体ウェーハの製造工程中において、ウェ
ーハ表面を洗浄した後、これが空気中にさらされること
により生じる経時変化を防止するための半導体ウェーハ
の表面保護構造に関する。

（従来の技術） 近時、クリーン化技術という技術が確実に存在しており
、しかも産業の中で重要な位置を占めている。クリーン
化技術は、汚れを除去する技術であって、単結晶半導体
製造においては、単結晶半導体ウェーハ上の付着異物を
除去し、ウェーハをクリーンにするとともに、これを長
時間、その表面を変化することなく保つことを内容とす
る。

すなわち、半導体製造では、シリコンウェーハの表面上
に酸化膜又は窒化膜を作り、約１ミクロンの厚さに感光
剤を塗布し露光する。更に、パターンを浮き上らせて、
感光膜のない部分を取り除き、不純物拡散によって、シ
リコン基板とは異なった導電性を作り出し、このパター
ンを０．１ミクロンの精度で合わせる作業を繰り返し、
そして組立工程へと進める。この間、数多くのステップ
において、はこり、不純物、ゴミの汚れがウェーハチッ
プ表面に付着する機会がある。近年超ＬＳＩにおいては
、線巾が２５６にメモリーでは２ミクロン、１Ｍメモリ
ーでは１．２ミクロンと小さくなり、４Ｍメモリーでは
０．８〜０．９ミクロンと１ミクロンの壁を破って、い
わゆるサブミクロンルール時代に近づいたりもしくは突
入するようになると、例えば、１ミクロン程度のバクテ
リアのためにチップ不良が発生するという事態が生じる
。これは、すなわち、ウェーハ中、特に回路が作成され
るウェーハ上面近くにある、鉄、アルミニウム、クロム
、鉛、ニッケル等の単一物もしくは酸化物等の複合した
無機不純物、あるいは作業工程中に付着した有機物が、
電流の流れやメモリーの蓄積に対し問題を生来せしめ、
熱処理を含む種々の加工処理により、結晶欠陥を生じ、
これによりウェーハの特性を妨げているということが近
年解明された。しかも、このクリーンウェーハをバック
に入れて輸送する場合、特に航空機にて輸送する場合は
、温度がマイナス６０８Ｃ以内かつプラス７０°Ｃ内外
へと変化するため、その表面をウェーハ生成時と同一の
状態に保たねばならず、従来これか極めて困難な問題で
あった。

（発明が解決しようとする課題） そこで、近年、シリコン上の回路形成プロセス以外に、
その前段階であるところのウェーハ自身の製作上のプロ
セスが問題にされるようになった。より具体的にはウェ
ーハ製造時、■サブストレート（熱処理等を施していな
い生のウェーハ）自身から発生する不純物及びウェーハ
の搬出後の経時変化、■エピタキシャルウェーハのよう
にサブストレート中に埋込み暦を形成する工程での不純
物及びこの段階での搬出後の経時変化、■エピタキシャ
ルウェーハを積む工程での不純物及びこの段階での搬出
後の経時変化、更には、■トレンチによる回路構成の工
程が付加された場合には、ウェーハ製造のステップ及び
この段階での搬出後の経時変化における不純物混入、発
生等が不可避な問題となり、対策が求められて来た。

しかして、これらの工程のすべてが温度と関連を有し、
１０００°Ｃを越えると多く発生して来ることも解明さ
れるようになって来た。しかも、これらの工程は個々の
ステップごとに洗浄を繰り返して行わなければならず、
この洗浄において、すなわちウェット洗浄の場合はその
溶液の中に、また、トライ洗浄の場合は、例えば弗化水
素、過酸化水素等の中に、それぞれ不純物が紛れ込み、
これら不純物が次の熱加ニステップにおいて炉内、炉壁
等からの不純物と渾然となり、ウェーハの不純物発生に
荷担するのである。更にこのウェーハを成る時間そのま
ま大気中にさらしておくと、大気中の酸素・水素の他、
パーティクルと結合して表面に変化が生じ、これがウェ
ーハの歩留下降と直接結びつくものである。

本発明は、これらの不純物発生の機会を出来るだけ少な
くし、経時変化を極めて極小にぜんとしてなされたもの
である。

（課題を解決するための手段） すなわち、本発明は、半導体ウェーハの製造工程中にお
ける各ステップの最終過程において、次のステップに移
行する際、つまりその運搬、保存のために大気中に放出
する際（それがクリーンルームであろうとなかろうと）
ウェーハ洗浄表面か酸素・水素その他外部よりのパーテ
ィクルにより経時変化を起すのを防止するための剥離可
能な薄膜を、粘着剤層を介して貼着するか、或いは直接
（粘着剤層を介することなく）貼着することにより構成
されるものである。

（作　用） 本発明は、上記のように構成されるので、半導体ウェー
への製造工程中及びそれ以降において、ウェーハ表面の
汚れ付着及びウェーハ表面の活性を防止し、ウェーハ表
面のキズ防止などの保全（作業工程中を含む）とともに
、経時変化を防止する。

更に、本発明の構成によれば、薄膜に粘着剤層を用いる
ことにより、前工程より若干残留する不純物、ゴミを薄
膜の粘着剤層の接合作用により、該粘着剤層に取り込み
、ウェーハ表面より剥離除去が可能となる。

このため、以後の工程において、全く洗浄を不要とする
ことができ、また洗浄が必要となっても、ウェット洗浄
、ドライ洗浄にかかわらず、軽微の洗浄を施すことによ
り、ウェーハの歩留低下をきたすこととはならない。

（実施例） 次にその実施例を図面により説明する。

第１図は、結晶成長からＬＳＩチップ形成に至るプロセ
スの概略を示す。１はシリコン材料投入工程、２はこの
投入されたシリコン材料（一般にはガス状）からの多結
晶シリコンを生成する工程、３はこれを粉砕した後溶融
し、単結晶として引上げる工程、４は引上げ単結晶を厚
さ５００ミクロン程度に切り出す工程、５はこれを平坦
にするラッピング工程、６は更に鏡面研磨する工程、７
は出来上がった鏡面研磨ウェーハ上に拡散法等により砒
素、アンチモン等を埋込む工程、特にバイポーラＬＳＩ
の工程では必要事項で次のエビタキシャルグロース工程
８と一体一貫にして行う場合が多い。また、ＭＯＳ　Ｌ
ＳＩの工程では、埋込み固定を必要としない場合あるが
、高集積度の確保又はＣＯＤの如き特殊加工をなすもの
に対しては、エビタキシャルグロース工程８は更にマス
キング工程９を行うものであるが、これとは別にＭＯＳ
等において、エビタキシャルグロース工程８無しで生の
サブストレートに直ＩＬＳ４トランジスタをマウントす
るときは、鏡面研磨工程６の後直ちにマスキング９を行
う場合がある。更に、配線等ボンデング工程１０と完成
ＬＳＩＩＩとの間には、なお、数百工程を経て完成させ
る。

一般にウェーハの表面を鏡面化するのは、ウェーハ形成
の最終段階が多い。この鏡面化工程においては、砥粒と
して直径０．３ミクロン以下の酸化シリコン（コロイダ
ルシリカ）を、また、砥液としてアルカリ性液等を用い
、これらの混合体を以てウェーハを磨くためのパッドと
して、ポリウレタンを用いて行うのが普通である。もっ
とも、砥粒、砥液、バッドはこれだけに限られるもので
はない。

次に鏡面研磨されたウェーハは、洗浄液にひたされ、洗
浄される。このときの液は、過酸化水素（Ｈ２０□）と
、アンモニア水（ＮＨ，）と純水（Ｈ２Ｏ）を通常例と
しては、１：１：５比とした混合液にひだす。１回の洗
浄できれいに砥液が除去できれば良いが、通常は２回あ
るいはそれ以上洗浄を要することがある。更に、この洗
浄の後、純水でリンスし、水分を除去するにはスピンナ
ー機を用いるのが普通である。ところが、実際は、上記
洗浄によって付着パーティクルが完全に除去できるもの
ではない。更に、後段の純水でリンスしても、パーティ
クルは完全に取り切れない。鏡面化されたウェーハ表面
は活性が著しく、表面不飽和バレンシイ（ｖａｌｅｎｃ
ｙ　）は異物を捕獲し、且つ酸素等と結合して表面が酸
化される可能性が著しく大きい。純水リンスにより水分
が付加される場合は、酸化は加速される。このままで製
品としてパッケージ中に保管される通常の場合は、使用
直前に過酸化水素とアンモニアの混合液で所謂ＲＣＡ洗
浄されるのが通例である。さもなければこの活性化され
た表面を保護するため、窒化膜（ＳｉＮ　）あるいはド
ライな酸素による酸化珪素膜（ＳｉＯ２）を被せて、こ
れを使用直前に除去することとなる。しかし、通例上記
パーティクルは、その内側にとじ込められ、これが後段
で感作用をすることになる。そこで本発明では、後述す
るように、放射洗浄後、薄膜被覆を行う。

鏡面研磨工程６で出来上ったサブストレートは、生のサ
ブストレートとして拡散の後、マスキング工程９に行く
場合と、埋込み工程７を経た上で、エビタキシャルグロ
ース工程８を行ってから後、マスキング工程９を施す場
合とがある。

本発明は特に鏡面研磨工程６の終了後及びエビタキシャ
ルグロース工程８の終了後、洗浄ウェーハ搬出、移動、
搬入時において剥離可能な薄膜を貼着するものである。

これにより経時変化対策が図られ、同時に異物の付着が
防止せしめられる。

具体的には、第２図（イ）に示すように、ウェーハ１４
の洗浄表面上にアクリル酸エステル等アクリル系の粘着
剤層１６を有する粘着テープ（以下「薄膜１８」と称す
る）を貼着する。同図中、１７は薄膜１８の基材を示し
、該基材としては、オリエンテッドポリプロピレン（Ｏ
ＰＰ）等が採用される。

もっとも、上記薄膜１８に代えて第２図（ロ）に示すよ
うに、ポリ塩化ビニールの薄膜１８ａを貼着する構成を
採ってもよいが、この場合はウェーハ１４の温度が３０
０℃未満であることを要し、好ましくは常温の場合が良
い。そして、上記薄膜１８．１８ａはデバイスに際した
特等必要時に剥離される。

（発明の効果） 本発明は、以上説明したように、半導体ウェーへの製造
工程において、特に鏡面研磨ステップ後の洗浄ウェーハ
表面の活性化を防止するための剥離可能な薄膜貼着工程
を付加することにより、該ウェーハ鏡面がパーティクル
の極めて少ない洗浄状態で保護されるとともに、ウェー
ハ表面の経時変化をも防止せんとするもので、これによ
りウェーハの歩留を数段向上せしめ、ひいてはデバイス
製品歩留向上を図るに極めて有効な手段を提供すること
ができるものである。

【図面の簡単な説明】

第１図は結晶成長からＬＳＩチップ形成に至るプロセス
の概略を示す図、第２図（（）（０）は本発明薄膜貼着
工程を説明するフローチャートである。 特許出願人　大阪チタニウム製造株式会社特許出願人　
九州電子金属株式会社 代 理 人

Claims (1)

【特許請求の範囲】
1. 半導体ウェーハの製造工程中に於て、洗浄表面に該表面
   の経時変化を防止するための剥離可能な薄膜を貼着して
   なる半導体ウェーハ表面保護構造。