JPH02266517A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH02266517A JPH02266517A JP8747989A JP8747989A JPH02266517A JP H02266517 A JPH02266517 A JP H02266517A JP 8747989 A JP8747989 A JP 8747989A JP 8747989 A JP8747989 A JP 8747989A JP H02266517 A JPH02266517 A JP H02266517A
- Authority
- JP
- Japan
- Prior art keywords
- mask layer
- layer
- mask
- etched
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 238000000034 method Methods 0.000 claims abstract description 18
- 238000005530 etching Methods 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 230000000873 masking effect Effects 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 229920002120 photoresistant polymer Polymers 0.000 description 13
- 229910052751 metal Inorganic materials 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 6
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
Abstract
Description
【発明の詳細な説明】
〈産業上の利用分野〉
この発明は半導体装置の製造方法、例えばRIEを用い
た微細電極パターンの加工方法に関する。DETAILED DESCRIPTION OF THE INVENTION <Industrial Application Field> The present invention relates to a method of manufacturing a semiconductor device, for example, a method of processing a fine electrode pattern using RIE.
〈従来の技術〉
従来のこの種の半導体装置の製造方法としては、例えば
第2図(a)〜(C)に示すような方法があった。これ
はバイポーラトランジスタの電極パターンの形成方法を
示している。<Prior Art> As a conventional method for manufacturing this type of semiconductor device, there has been a method as shown in FIGS. 2(a) to 2(C), for example. This shows a method of forming an electrode pattern of a bipolar transistor.
まず、同図(a)に示すように、半導体装置(図示して
いない)が形成された半導体基板1の上に例えばアルミ
ニウム等の電極メタル3を被着し、このメタル3の上に
ホトレジスト9を塗布する。First, as shown in FIG. 3A, an electrode metal 3 made of aluminum or the like is deposited on a semiconductor substrate 1 on which a semiconductor device (not shown) is formed, and a photoresist 9 is applied on the metal 3. Apply.
次いて、同図(b)に示すように、周知のホトリソグラ
フ処理によってこのホトレジスト9を所定の間隔d(2
μm程度)でバターニングして電極メタル30表面の一
部を露出させる。Next, as shown in FIG. 3(b), this photoresist 9 is coated at a predetermined interval d(2) by a well-known photolithography process.
(on the order of μm) to expose a part of the surface of the electrode metal 30.
そしてこの後、同図(C)に示すように、このホトレジ
スト9をマスクとして電極メタル3をエツチングし、ホ
トレジストを除去することにより、所望の電極パターン
を得ていた。図において3A。Thereafter, as shown in FIG. 2C, the electrode metal 3 was etched using the photoresist 9 as a mask, and the photoresist was removed to obtain a desired electrode pattern. 3A in the figure.
3B、3Cは例えばベース、エミッタ、コレクタの各電
極を示している。3B and 3C indicate, for example, base, emitter, and collector electrodes.
〈発明が解決しようとする課題〉
しかしながら、このような従来の半導体装置の製造方法
にあって(よ、各電極の間隔dはホトリソグラフの精度
、すなわちこの処理に使用されるホトリソグラフ装置の
性能等に大きく依存していた。<Problems to be Solved by the Invention> However, in such a conventional semiconductor device manufacturing method, the distance d between each electrode depends on the accuracy of photolithography, that is, the performance of the photolithography equipment used for this process. It was highly dependent on.
この結果、微細パターンを得るには高級なホトリソグラ
フ装置を用いなければならず、歩留りが低く、そのスル
ーブツトも低く、更に装置のメンテナンスが煩雑である
等の問題点があった。As a result, in order to obtain fine patterns, it is necessary to use high-grade photolithography equipment, resulting in problems such as low yield, low throughput, and complicated maintenance of the equipment.
本発明の目的は、微細パターンの形成にあって、歩留り
が高く、スルーブツト等も改善された半導体装置の製造
方法を提供することにある。SUMMARY OF THE INVENTION An object of the present invention is to provide a method for manufacturing a semiconductor device that has a high yield and improved throughput in forming fine patterns.
〈課題を解決するための手段〉
本発明に係る半導体装置の製造方法は、半導体基板上に
形成した被エツチング層上に第1のマスク層を被着する
工程と、第1のマスク層の一部を除去して該第1のマス
ク層を被エツチング層上に所定間隔て残す工程と、この
被エツチング層および第1のマスク層上に、第2のマス
ク層を上記間隔よりも小さい厚さに被着することにより
、第1のマスク層の側壁を第2のマスク層の側壁部によ
って被覆する工程と、この対向する側壁部の間の第2の
マスク層に第3のマスク層を被着する工程と、第2のマ
スク層の側壁部を選択的に除去することにより被エツチ
ング層の上面の一部を露出させる工程と、これらの第1
のマスク層および第3のマスク層をマスクとして被エツ
チング層をエツチングする工程と、を含むことを特徴と
している。<Means for Solving the Problems> A method for manufacturing a semiconductor device according to the present invention includes a step of depositing a first mask layer on a layer to be etched formed on a semiconductor substrate, and a step of depositing a first mask layer on a layer to be etched formed on a semiconductor substrate. forming a second mask layer on the layer to be etched and the first mask layer to a thickness smaller than the spacing; covering the sidewalls of the first masking layer with the sidewalls of the second masking layer, and covering the second masking layer between the opposing sidewalls with a third masking layer; a step of exposing a part of the upper surface of the layer to be etched by selectively removing the sidewall portion of the second mask layer;
The method is characterized in that it includes a step of etching the layer to be etched using the mask layer and the third mask layer as masks.
く作用〉
本発明に係る半導体装置の製造方法では、周知のホトリ
ソグラフ処理によって第1のマスク層をバターニングす
る。この場合のパターン間隔は従来と同じ程度でもよい
。そして、この上に上記パターン間隔よりも厚さの薄い
第2のマスク層を被着して側壁部を形成する。この第2
のマスク層の側壁部の幅は上記パターン間隔よりも小さ
いものである。Effect> In the method for manufacturing a semiconductor device according to the present invention, the first mask layer is patterned by a well-known photolithography process. In this case, the pattern spacing may be approximately the same as in the conventional case. Then, a second mask layer having a thickness thinner than the pattern spacing is applied thereon to form a side wall portion. This second
The width of the side wall portion of the mask layer is smaller than the pattern interval.
そして、第2のマスク層の対向する側壁部間にあって第
2のマスク層上に第3のマスク層を被着する。A third mask layer is then deposited on the second mask layer between opposing sidewall portions of the second mask layer.
この場合の第1、第2、第3の各マスク層はエツチング
の選択比が異なっている。In this case, the first, second, and third mask layers have different etching selectivity.
したがって、所定のエツチングプロセスによって第2の
マスク層のみを選択的に除去すると、該側壁部の被エツ
チング層の上面が露出される結果となる。この後、残っ
た第1のマスク層と第3のマスク層とをマスクとしてエ
ツチングを行うことにより、所望の微細パターンが形成
されるものである。Therefore, when only the second mask layer is selectively removed by a predetermined etching process, the upper surface of the layer to be etched on the sidewall portion is exposed. Thereafter, a desired fine pattern is formed by etching using the remaining first mask layer and third mask layer as masks.
〈実施例〉
以下、本発明に係る半導体装置の製造方法の一実施例を
図面に基づいて説明する。この実施例はバイポーラトラ
ンジスタにあって電極パターンを形成するものである。<Example> Hereinafter, an example of the method for manufacturing a semiconductor device according to the present invention will be described based on the drawings. This embodiment is for forming an electrode pattern in a bipolar transistor.
第1図(a)において示すように、半導体基板1上に被
着した被エツチング層としての例えばアルミニウムから
なる電極メタル3上には、例えば二酸化シリコン(Si
20)からなる第1のマスクN5が被着される。この第
1のマスク層5の厚さは所定の厚さである。As shown in FIG. 1(a), on an electrode metal 3 made of aluminum, for example, as a layer to be etched deposited on a semiconductor substrate 1, silicon dioxide (Si), for example, is deposited.
20) is applied. The thickness of this first mask layer 5 is a predetermined thickness.
次に、周知のホトリソグラフ工程を用いて第1のマスク
層5をエツチングする。この結果、第1のマスクN5は
この電極メタル3の上に所定のパターン幅の間隔dて残
される(同図(b))。Next, the first mask layer 5 is etched using a well-known photolithography process. As a result, the first mask N5 is left on the electrode metal 3 at intervals d of a predetermined pattern width (FIG. 2(b)).
そして次に、この電極メタル3の上面および残った第1
のマスク層5上に、例えば窒化珪素膜(S I N)か
らなる第2のマスク層7を所定の厚さhに例えばCVD
法によって堆積、被着する(同図(C))。この厚さh
は上記間隔dよりも小ざいものである。例えば(1=2
μmとした場合には腋厚11は0.4μn1とすること
が容易である。また、この第2のマスク層7の電極メタ
ル3に対する選択比は、第2のマスク層7の第1のマス
ク層5に対する選択比よりも大きいものとしている。Next, the upper surface of this electrode metal 3 and the remaining first
A second mask layer 7 made of, for example, a silicon nitride film (SIN) is formed on the mask layer 5 to a predetermined thickness h by, for example, CVD.
It is deposited and adhered by the method ((C) in the same figure). This thickness h
is smaller than the above-mentioned interval d. For example (1=2
In the case of μm, it is easy to set the armpit thickness 11 to 0.4 μn1. Further, the selection ratio of the second mask layer 7 to the electrode metal 3 is greater than the selection ratio of the second mask layer 7 to the first mask layer 5.
この結果、上記第1のマスク層5の側壁面5A(δよび
上面)には一定厚さhの第2のマスク層7の側壁部7A
が被着される。As a result, a side wall portion 7A of the second mask layer 7 having a constant thickness h is formed on the side wall surface 5A (δ and upper surface) of the first mask layer 5.
is deposited.
この第2のマスクN7の上面に例えばスピンコーティン
グによって第3のマスク層であるホトレジスト9を所定
の厚さにまで被着する。すなわち、第2のマスク層7の
対向する側壁部7A、7Aの間の第2のマスクN7上に
ホトレジスト9が堆積されるようにホトレジスト9を塗
布する(同図(d))。A photoresist 9, which is a third mask layer, is deposited to a predetermined thickness on the upper surface of the second mask N7, for example, by spin coating. That is, the photoresist 9 is applied so that it is deposited on the second mask N7 between the opposing sidewall portions 7A, 7A of the second mask layer 7 (FIG. 4(d)).
この後、ホトレジスト9の上面をエツチングして平坦面
にして、第1のマスク層5の上に配設された第2のマス
ク層7の上面を露出させる。すなわぢ、第2のマスクN
7の側壁部7A、7A間のホトレジスト9を残してホト
レジスト9は除去されろ(同図くe))。Thereafter, the upper surface of the photoresist 9 is etched to make it a flat surface, exposing the upper surface of the second mask layer 7 disposed on the first mask layer 5. That's right, second mask N.
The photoresist 9 is removed leaving the photoresist 9 between the side wall portions 7A and 7A of the photoresist 7 (e) in the same figure).
そして、反応性イオンエツチング等のドライエツチング
を用いてこの第2のマスク層7のみを選択的に除去する
。この結果、被エツチング層である電極メタル3の上面
の一部が所定の幅りて露出させられる(同図(f))。Then, only this second mask layer 7 is selectively removed using dry etching such as reactive ion etching. As a result, a part of the upper surface of the electrode metal 3, which is the layer to be etched, is exposed over a predetermined width (FIG. 2(f)).
この露出幅りは第2のマスクN7の側壁部7Aの厚さに
対応するものである。また、第1のマスク層5の上面の
第2のマスクN7もエツチングによって除去されている
が、ホトレジスト9の下のそれ7は残っている。This exposure width corresponds to the thickness of the side wall portion 7A of the second mask N7. The second mask N7 on the top surface of the first mask layer 5 has also been removed by etching, but the mask 7 below the photoresist 9 remains.
そして、電極メタル3上に残ったこれらの第1のマスク
M5およびホトレジスト9(第2のマスクN7の上の部
分)をマスクとして電極メタル3をエツチングする。こ
の結果、半導体装置2こあっては、半導体基板1上に微
細幅h(例えば0. 4μm)の間隔で形成された複数
の電極3A、 3B。Then, the electrode metal 3 is etched using the first mask M5 and the photoresist 9 (a portion above the second mask N7) remaining on the electrode metal 3 as masks. As a result, in the semiconductor device 2, a plurality of electrodes 3A, 3B are formed on the semiconductor substrate 1 at intervals of a fine width h (for example, 0.4 μm).
3C,3D、3Eが形成される(同図(g))。3C, 3D, and 3E are formed ((g) in the same figure).
なお、本発明方法にあっては、上記実施例に限られるこ
となく、例えばコンタクトホールの形成にも適用するこ
とができる。この場合は、二酸化シリコン膜が例えば被
エツチング層とされる。Note that the method of the present invention is not limited to the above-mentioned embodiments, and can also be applied to, for example, forming contact holes. In this case, the silicon dioxide film is used as the layer to be etched, for example.
〈発明の効果〉
以上説明したように、本発明に係る半導体装置の製造方
法にあっては、tjll、細パターンの形成に歩留りが
向上し、スルーブツトも改善される。逆に従来と同じ程
度のパターン形成であればマスクのコストダウンができ
る。<Effects of the Invention> As explained above, in the method of manufacturing a semiconductor device according to the present invention, the yield in forming thin patterns is improved, and the throughput is also improved. On the other hand, if the pattern formation is the same as conventional methods, the cost of the mask can be reduced.
0・・・・・・・・・第1のマスク層 (二酸化シリコン)、 5A・・・ ・・ ・・・側壁、 7・・・・・・・・・第2のマスク層 (窒化珪素)、 7A・・・・・・・・側壁部、 9・・・・・・・・・ホトレジスト (第3のマスク層)。0......First mask layer (silicon dioxide), 5A......Side wall, 7... Second mask layer (silicon nitride), 7A...Side wall part, 9・・・・・・・・・Photoresist (Third mask layer).
第1図(a)〜(g)は本発明の一実施例に係る半導体
装置の製造方法の各工程を説明するための断面図、第2
図(a)〜(c)は従来のこの種の半導体装置の製造方
法を示す工程説明のための断面図である。1(a) to 1(g) are cross-sectional views for explaining each step of a method for manufacturing a semiconductor device according to an embodiment of the present invention;
Figures (a) to (c) are cross-sectional views for explaining the steps of a conventional manufacturing method of this type of semiconductor device.
Claims (1)
のマスク層を被着する工程と、 第1のマスク層の一部を除去して該第1のマスク層を被
エッチング層上に所定間隔で残す工程と、この被エッチ
ング層および第1のマスク層上に、第2のマスク層を上
記間隔よりも小さい厚さに被着することにより、第1の
マスク層の側壁を第2のマスク層の側壁部によって被覆
する工程と、この対向する側壁部の間の第2のマスク層
に第3のマスク層を被着する工程と、 第2のマスク層の側壁部を選択的に除去することにより
被エッチング層の上面の一部を露出させる工程と、 これらの第1のマスク層および第3のマスク層をマスク
として被エッチング層をエッチングする工程と、を含む
ことを特徴とする半導体装置の製造方法。(1) A first layer is placed on the layer to be etched formed on the semiconductor substrate.
a step of depositing a mask layer; a step of removing a portion of the first mask layer to leave the first mask layer on the layer to be etched at predetermined intervals; and a step of depositing a mask layer on the layer to be etched and the first mask. covering the sidewalls of the first masking layer with the sidewalls of the second masking layer by depositing a second masking layer on the layer to a thickness smaller than the spacing; and the opposing sidewalls. a step of depositing a third mask layer on the second mask layer between the parts; and a step of exposing a part of the upper surface of the layer to be etched by selectively removing the sidewall part of the second mask layer. A method for manufacturing a semiconductor device, comprising: etching a layer to be etched using the first mask layer and the third mask layer as masks.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8747989A JPH02266517A (en) | 1989-04-06 | 1989-04-06 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8747989A JPH02266517A (en) | 1989-04-06 | 1989-04-06 | Manufacture of semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02266517A true JPH02266517A (en) | 1990-10-31 |
Family
ID=13916068
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8747989A Pending JPH02266517A (en) | 1989-04-06 | 1989-04-06 | Manufacture of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02266517A (en) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6716761B2 (en) | 2001-01-16 | 2004-04-06 | Semiconductor Leading Edge Technologies, Inc. | Method of forming fine patterns |
JP2006303500A (en) * | 2005-04-19 | 2006-11-02 | Samsung Electronics Co Ltd | Fine pattern formation method of semiconductor device using fine-pitch hard mask |
JP2007208224A (en) * | 2006-02-02 | 2007-08-16 | Hynix Semiconductor Inc | Micro pattern forming method of semiconductor device |
JP2007227934A (en) * | 2006-02-24 | 2007-09-06 | Hynix Semiconductor Inc | Method for forming fine pattern of semiconductor device and method for forming pattern for substrate |
JP2007305976A (en) * | 2006-05-09 | 2007-11-22 | Hynix Semiconductor Inc | Method of forming fine pattern in semiconductor device |
JP2008091925A (en) * | 2006-10-02 | 2008-04-17 | Samsung Electronics Co Ltd | Method of forming pad patterns using self-align double patterning method, pad pattern layout formed using the same, and method of forming contact holes using self-align double patterning method |
JP2008198991A (en) * | 2007-02-15 | 2008-08-28 | Hynix Semiconductor Inc | Method of forming contact hole of semiconductor element |
JP2008244417A (en) * | 2007-03-23 | 2008-10-09 | Hynix Semiconductor Inc | Method for forming fine pattern of semiconductor element |
JP2009060083A (en) * | 2007-09-03 | 2009-03-19 | Hynix Semiconductor Inc | Fine patterning method of semiconductor device |
US7745339B2 (en) | 2006-02-24 | 2010-06-29 | Hynix Semiconductor Inc. | Method for forming fine pattern of semiconductor device |
US7754591B2 (en) | 2006-02-24 | 2010-07-13 | Hynix Semiconductor Inc. | Method for forming fine pattern of semiconductor device |
JP2012521661A (en) * | 2009-03-23 | 2012-09-13 | マイクロン テクノロジー, インク. | Method for forming a pattern on a substrate |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58100441A (en) * | 1981-12-10 | 1983-06-15 | Toshiba Corp | Manufacture of semiconductor device |
-
1989
- 1989-04-06 JP JP8747989A patent/JPH02266517A/en active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58100441A (en) * | 1981-12-10 | 1983-06-15 | Toshiba Corp | Manufacture of semiconductor device |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6716761B2 (en) | 2001-01-16 | 2004-04-06 | Semiconductor Leading Edge Technologies, Inc. | Method of forming fine patterns |
JP2006303500A (en) * | 2005-04-19 | 2006-11-02 | Samsung Electronics Co Ltd | Fine pattern formation method of semiconductor device using fine-pitch hard mask |
US8062981B2 (en) | 2005-04-19 | 2011-11-22 | Samsung Electronics Co., Ltd. | Method of forming pattern using fine pitch hard mask |
JP2007208224A (en) * | 2006-02-02 | 2007-08-16 | Hynix Semiconductor Inc | Micro pattern forming method of semiconductor device |
JP4724017B2 (en) * | 2006-02-02 | 2011-07-13 | 株式会社ハイニックスセミコンダクター | Method for forming fine pattern of semiconductor device |
US7745339B2 (en) | 2006-02-24 | 2010-06-29 | Hynix Semiconductor Inc. | Method for forming fine pattern of semiconductor device |
US7754591B2 (en) | 2006-02-24 | 2010-07-13 | Hynix Semiconductor Inc. | Method for forming fine pattern of semiconductor device |
JP2007227934A (en) * | 2006-02-24 | 2007-09-06 | Hynix Semiconductor Inc | Method for forming fine pattern of semiconductor device and method for forming pattern for substrate |
JP2007305976A (en) * | 2006-05-09 | 2007-11-22 | Hynix Semiconductor Inc | Method of forming fine pattern in semiconductor device |
JP2008091925A (en) * | 2006-10-02 | 2008-04-17 | Samsung Electronics Co Ltd | Method of forming pad patterns using self-align double patterning method, pad pattern layout formed using the same, and method of forming contact holes using self-align double patterning method |
JP2008198991A (en) * | 2007-02-15 | 2008-08-28 | Hynix Semiconductor Inc | Method of forming contact hole of semiconductor element |
JP2008244417A (en) * | 2007-03-23 | 2008-10-09 | Hynix Semiconductor Inc | Method for forming fine pattern of semiconductor element |
JP2009060083A (en) * | 2007-09-03 | 2009-03-19 | Hynix Semiconductor Inc | Fine patterning method of semiconductor device |
JP2012521661A (en) * | 2009-03-23 | 2012-09-13 | マイクロン テクノロジー, インク. | Method for forming a pattern on a substrate |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH02266517A (en) | Manufacture of semiconductor device | |
JPH0476496B2 (en) | ||
JPH04364726A (en) | Pattern formation | |
JPH11162845A (en) | Formation of mask for semiconductor device | |
JPS62234333A (en) | Formation of mask for processing fine groove | |
JPS62279633A (en) | Pattern formation | |
JPS58100434A (en) | Method for forming spacer for lift off | |
JPS61184831A (en) | Manufacture of semiconductor device | |
JPS6054438A (en) | Reversing and machining of ultrafine pattern | |
JPS6232609A (en) | Manufacture of semiconductor device | |
JPH05267253A (en) | Manufacture of semiconductor device | |
JPH01304457A (en) | Pattern forming method | |
JPS63111619A (en) | Manufacture of semiconductor device | |
JPH0294439A (en) | Manufacture of semiconductor device | |
JPS61288426A (en) | Taper etching method for aluminum film | |
JPH02231722A (en) | Wiring pattern forming method | |
JPH0479321A (en) | Production of semiconductor device | |
JPS6154629A (en) | Forming process of photoresist pattern | |
JPH04221826A (en) | Manufacture of semiconductor device | |
JPS60106132A (en) | Formation of pattern | |
JPH0484430A (en) | Manufacture of semiconductor device | |
JPH038338A (en) | Manufacture of multilayer wiring structure | |
JPH0473611B2 (en) | ||
JPH0546096B2 (en) | ||
JPS6352414A (en) | Manufacture of semiconductor device |