JPH02265279A

JPH02265279A - 半導体装置の製造方法

Info

Publication number: JPH02265279A
Application number: JP1087335A
Authority: JP
Inventors: Masataka Takebuchi; 竹渕　政孝
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1989-04-06
Filing date: 1989-04-06
Publication date: 1990-10-30
Anticipated expiration: 2011-06-26
Also published as: JP2509695B2; KR900017091A; KR930009482B1

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）本発明は極薄（６１００人）のゲート酸化膜又はトンネ
ル酸化膜を有するポリシリコンゲートの半導体装置に関
するもので、特に２層ポリシリコン構造（ＦＬＯＴＯＸ
型）の電気的に書き換え可能な不揮発性記憶装置に使用
されるものである。

（従来の技術）従来、２層ポリシリコン構造の電気的に書き換え可能な
不揮発性記憶装置、例えばＥ２ＦＲＯＭは第６図に示す
ような断面構造をしている。ここで、２１はｐ型シリコ
ン基板、２２はｎ型不純物領域、２３はゲート酸化膜、
２４はトンネル酸化膜、２５は選択ゲート、２Ｂは浮遊
ゲート、２７はＰｏ１ｙ−Ｐｏｌｙ絶縁膜、２８は制御
ゲートをそれぞれ示している。

前記Ｅ２ＰＲＯＭにおいて、通常、浮遊ゲート２６には
ｎ型不純物がドープされた導電性ポリシリコン膜を使用
する。なお、このポリシリコン膜へのｎ型不純物のドー
プ方法は、２００ｇ３ガスを用いた熱拡散（以下「リン
拡散」という。）が−船釣である。また、このリン拡散
の時間に対し、トンネル酸化膜２４の信頼性とＰｏ１ｙ
−Ｐｏｌｙ絶縁膜２７の耐圧とはトレードオフの関係に
あることが知られている。

具体的に説明すると、第７図に示すように、ｌｆ遊アゲ
ートのリン拡散時間が短い場合には、この浮遊ゲート上
に多くの突起が生じるためＰｏ１ｙ−Ｐｏｌｙ絶縁膜（
浮遊ゲートと制御ゲート間の１闇間絶縁膜をいう。以下
同じ。）の耐圧が低下する（曲線ａ）。一方、浮遊ゲー
トへのリン拡散時間が長い場合には、この浮遊ゲートか
らのリンがトンネル酸化膜中に染み出すためその信頼性
が低くなる。すなわち、トンネル酸化膜の累積不良率（
又はワイブルプロット）が高くなる（曲線ｂ）。そこで
、従来はトンネル酸化膜の信頼性とＰｏ　１　ｙ−Ｐｏ
　１３／絶縁膜の耐圧の両方を同時に満足できるような
リン拡散時間、例えば同図においてｔｌを選択している
。

しかしながら、このようなリン拡散時間の最適化により
、Ｐｏ１ｙ−Ｐｏｌｙ絶縁膜の耐圧やトンネル酸化膜の
信頼性を満足させることができるのは前記トンネル酸化
膜が１００人程人種のことである。すなわち、将来的に
みると高集積化によるトンネル酸化膜の薄膜化は必須で
あり、リン拡散時間の最適化のみではこれらの要求に対
応しきれなくなるのが容易に予想される。

また、従来、このようなトンネル酸化膜の薄膜化による
弊害に対しては、このトンネル酸化膜を窒化処理する熱
窒化方法が考えられている。しかし、この熱窒化方法は
、拡散炉を用い、ＮＨ３雰囲気中で長時間のアニールを
行なって、トンネル酸化膜へ窒素原子（Ｎ）を混入する
というものである。このため、トンネル酸化膜へ混入し
た窒素原子はパイルアップ（半導体基板との界面領域に
蓄猜することをいう。以下同じ。）されることが知られ
ている。即ち、第８図の不純物ブ、ロファイルで示すよ
うに、トンネル酸化膜中の窒素原子は浮遊ゲートと半導
体基板の各々の界面領域に検出される。従って、半導体
基板との界面領域では、５ｔ−Ｎ基が形成され、正電荷
の増加やＮ５Ｓ（表面準位密度）の増大が起こる。この
結果、チャネル移動度の低下、トンネル酸化膜の耐圧不
良等を引き起こす欠点がある。

（発明が解決しようとする課題）このように、従来は、高集積化によるトンネル酸化膜の
薄膜化により、Ｐｏ　１ｙ−Ｐｏ　ｌｙ絶縁膜の耐圧と
前記トンネル酸化膜の信頼性とを同時に満足させること
ができない欠点があった。

よって、本発明の目的は、将来的なゲート酸化膜又はト
ンネル酸化膜の薄膜化に対しても、リン拡散の時間によ
らずその信頼性を維持できるポリシリコンゲートの半導
体装置及びその製造方法を提供することである。

［発明の構成］（課題を解決するための手段）上記目的を達成するために、本発明の半導体装置は、例
えば１００Å以下のゲート絶縁膜を有するポリシリコン
ゲートのトランジスタにおいて、そのゲート絶縁膜が、
半導体基板上に形成される例えばシリコン酸化膜と、こ
のシリコン酸化膜の前記ポリシリコンゲートとの界面領
域に形成される、組成が５ｉ）（ＮｙＯ２で表わされる
シリコン窒化酸化膜とにより構成されるものである。

また、例えば１００Å以下のトンネル絶縁膜を有する電
気的に書き換え可能な不揮発性記憶装置において、その
トンネル絶縁膜が、半導体基板上に形成される例えばシ
リコン酸化膜と、このシリコン酸化膜の浮遊ゲート電極
との界面領域に上に形成される、組成が５ｌｘＮＹＯ２
で表わされるシリコン窒化酸化膜とにより構成されるも
のである。

また、前記シリコン窒化酸化膜については、前記シリコ
ン酸化膜の半導体基板との界面領域に形成されることが
ないが、少なくとも前記シリコン酸化膜のポリシリコン
ゲートとの界面領域に形成されているものであればよい
。

そして、前記シリコン窒化酸化膜の製造方法は、ゲート
絶縁膜又はトンネル絶縁膜として、例えばシリコン酸化
膜を形成した後に、Ｎ２、ＮＨ３、Ｎ２　Ｈ４等の窒素
原子を含むガス雰囲気中でＲＴＡを行うというものであ
る。

（作　用）上述した装置によれば、ち密なシリコン窒化酸化膜が少
なくともポリシリコンゲートの直下に存在している。即
ち、将来的なゲート絶縁膜又はトンネル絶縁膜の薄膜化
に対しても、現状のリン拡散プロセスにより前記ポリシ
リコンゲートヘ不純物をドープすることができる。しか
も、前記シリコン窒化酸化膜はシリコン酸化膜の半導体
基板との界面領域に形成されることがないので、前記ゲ
ート絶縁膜又はトンネル絶縁膜の信頼性も維持すること
ができる。また、リン拡散時間の最適化により、トンネ
ル絶縁膜の信頼性とＰｏ１ｙ−Ｐｏｆｙ絶縁膜の耐圧と
を同時に満足させることができる。

また、」二連した方法によれば、前記シリコン窒化酸化
膜はＮ２　、ＮＨ３、Ｎ２　ｕ、等の窒素原子を含むガ
ス雰囲気中でＲＴＡにより形成される。

即ち、このＲＴＡは長時間のアニールを必要としないの
で窒素原子のパイルアップを防ぐことができる。これに
より、チャネル移動度の低下やゲート絶縁膜又はトンネ
ル酸化膜の耐圧不良を防止できる。

（実施例）以下、図面を参照して本発明の一実施例を詳細に説明す
る。

第１図は本発明の半導体装置をＥ２ＦＲＯＭに適用した
実施例であって、そのトンネル絶縁膜近傍を示した断面
図である。

ｐ型シリコン基板ｌの表面領域にはｎ型拡散領域２が形
成されている。また、基板ｌ上にはゲート絶縁膜として
のシリコン酸化膜３が形成されている。シリコン酸化膜
３にはトンネル窓が開孔されており、これにより露出し
たｎ型拡散領域２上にはシリコン酸化膜４が形成されて
いる。さらに、シリコン酸化膜３及び４上には、組成が
５ｉ）（ＯｙＮｚで表わされる化学ｍ論比が不確定のシ
リコン窒化酸化膜５が形成されている。窒化酸化膜５上
には浮遊ゲートとなるポリシリコン膜６が形成されてい
る。なお、シリコン酸化膜４及び窒化酸化Ｍ５によりト
ンネル絶縁膜が構成され、その膜厚は１００人程人種は
それ以下に薄くなっている。ここで、窒化酸化膜５とは
、シリコン酸化膜３．４の基板ｌとの界面領域に形成さ
れることがないが、少なくともシリコン酸化膜３．４の
ポリシリコン膜６との界面領域に形成される、前記シリ
コン酸化膜３．４に窒素原子が混入蓄積してできる膜の
ことをいう。

第２図は前記Ｅ２ＰＲＯＭにおけるトンネル絶縁膜の深
さ方向（前記第１図においてｌ−１方向）について、シ
リコン原子（Ｓｉ）、酸素原子（０）及び窒素原子（Ｎ
）のプロファイルを示すものである。

トンネル絶縁膜に混入する窒素原子は、半導体基板との
界面領域に蓄積されずに、浮遊ゲートとの界面領域に蓄
積されている。即ち、従来のようなパイルアップのある
ものとは、トンネル絶縁膜、例えばシリコン酸化膜を窒
化処理するという点では同じであるが、原子的なレベル
でみると結果として構造的に全く違うものとなっている
。また、この窒素原子は純粋なシリコン酸化膜をシリコ
ン窒化酸化膜に変化させることになる。具体的には、純
粋なシリコン酸化膜に対してよりち密な膜に変態する。

従って、この窒化酸化膜によりリン拡散時における浮遊
ゲートからのリンの染み出しを防止することができる。

次に、前述したＥ２　ＦＲＯＭを実現するための製造方
法について、そのメモリトランジスタを例に第３図（ａ
）〜（ｄ）を参照しつつ説明する。

なお、前記第１図と同一の部分には同じ符号が付しであ
る。

まず、同図（ａ）に示すように、ｐ型シリコン基板ｌに
素子分離領域（図示せず）を形成した後、メモリトラン
ジスタの閾値制御用イオン注入を行なう。また、ｎ型拡
散領域２を形成するためのイオン注入を行なった後、基
板ｌ上にゲート絶縁膜としてのシリコン酸化膜３を形成
する。次に、同図（ｂ）に示すように、通常のフォトリ
ソグラフィー技術を用いてＮＨ４Ｆエツチングを行い、
シリコン酸化膜３の所定の場所にｎ型拡散領域２に達す
る開口を形成する。この後、開口により露出したｎ型拡
散領域２上に極薄（１００人程人種はそれ以下）のシリ
コン酸化膜４を形成する。次に、同図（ｃ）に示すよう
に、ＮＨ，雰囲気中においてＲＴ　Ａ　（Ｒａｐｉｄ　
Ｔｈｏｒ＋ｇａｌ　Ａｎｎｏａｌ）を行い、シリコン酸
化膜４の表面領域に窒素原子を混入する。そして、前記
シリコン酸化膜４上に組成がＳ　１ＸＯｙ　Ｎｚで表わ
される、化学量論比が不確定のシリコン窒化酸化膜５を
形、成する。なお、このＲＴＡは長時間のアニールを必
要としないので、ＣＶＤ法等によるＳｉＮ膜に比べ格段
に窒化酸化膜５の膜厚の制御性を良くできる。しかも、
基板１とシリコン酸化膜４の界面における窒素原子のパ
イルアップを防止することができる（即ち、前記第２図
に示すような不純物プロファイルを実現できる。）。次
に、窒化酸化膜５上に浮遊ゲートとなる第１のポリシリ
コン膜６を堆積形成する。

また、第１のポリシリコン膜６をリン拡散により導電性
にする。この時、第１のポリシリコン膜６からのリンの
染み出しは窒化酸化膜５により防ぐことができる。次に
、同図（ｄ）に示すように、第１のポリシリコン膜６に
セルスリット（図示せず）を開口した後、熱酸化を行な
ってＰｏ１ｙ−Ｐｏｌｙ絶縁膜７を形成する。また、こ
のＰｏ１ｙ−Ｐｏｌｙ絶縁膜７上に第２のポリシリコン
膜８を堆積形成し、リン拡散によりこれを導電性にする
。さらに、通常のフォトリソグラフ技術を用いてメモリ
トランジスタのバターニングを行なう。

このように、ＲＴＡ技術による窒化方法を用いれば、長
時間のアニールが必要なくなるので基板１とシリコン酸
化膜４の界面における窒素原子のパイルアップを防止す
ることができる。

ところで、窒化酸化膜５はその障壁高が純粋な熱酸化膜
よりも低いため、浮遊ゲートからの電子の引き抜きが実
質的に容易になる。また、電荷保持（Ｒｅｔｅｎｔｉｏ
ｎ）特性はバルク酸化膜（ＲＴＡにより窒化されなかっ
たシリコン酸化膜３及び４をいう。）が存在しているた
め悪化することがない。

さらに、トンネル絶縁膜の電流輸送メカニズムは純粋な
シリコン酸化膜と同様にＦｏｗｌｅｒ−Ｎｏｒｄｈｅｉ
ｍ型のトンネルで説明することができる。

なお、前記実施例において、Ｐｏ１ｙ−Ｐｏｌｙ絶縁＠
７は酸化膜／窒化膜／酸化膜の３層構造であってもよい
。

次に、本発明をＣＭＯ３構造のロジック（論理）トラン
ジスタに適用した場合において、これを実現するための
製造方法につき第４図（ａ）〜（ｄ）を参照しつつ説明
する。

まず、同図（ａ）に示すように、ｐ型シリコン基板１１
にｎウェル領域１２を形成する。また、通常の素子分離
技術を用いて素子能動領域とフィールド領域１３とを形
成する。次に同図（ｂ）に示すように、トランジスタの
閾値制御用イオン注入を行なった後、熱酸化法により基
板ｌ上にゲート絶縁膜としてのシリコン酸化膜１４を形
成する。次に、同図（ｃ）に示すように、ＮＨ，雰囲気
中においてＲＴＡを行い、シリコン酸化膜１４の表面領
域に窒素原子を混入する。そして、シリコン酸化膜１４
上に組成が８１ｘＯＹＮｚで表わされる窒化酸化膜１５
を形成する。また、窒化酸化膜１５上にゲート電極とな
る第１のポリシリコン膜１６を堆積形成する。さらに、
第１のポリシリコン膜１８をリン拡散により導電性にす
る。この時、第１のポリシリコン膜１６からのリンの染
み出しは窒化酸化膜１５により防ぐことができる。次に
、同図（ｄ）に示すように、ロジックトランジスタのパ
ターニングを行なう。

即ち、このような製造方法によるロジックトランジスタ
は、ち密なシリコン窒化酸化膜１５が、少なくともゲー
ト電極の直下に形成されている。

従って、前記ゲート電極へ不純物をドープする際、ゲー
ト酸化膜の信頼性を低下させることなしに、通常のリン
拡散プロセスを使用することができる。

ところで、本発明は第５図に示すような、極性の異なる
トランジスタを各々のウェルで囲んだツインウェル構造
の半導体装置にも適用できる。

ここで、第５図において、前記第４図と同一の部分には
同じ符号を付しである。また、１７はｐウェル、１８は
低濃度ｎ型不純物領域、Ｉ９は高濃度ｐ型不純物領域、
２０は高濃度ｎ型不純物領域をそれぞれ示している。

なお、これら上述してきた実施例において、ＲＴＡを行
なう際の反応ガスについてはＮＨ３に限られず、Ｎ２、
Ｎ２Ｈ４等の窒素原子を含むガスであってもかまわない
。また、基板１，１１、ウェル１２．１７、拡散領域２
．１ｇ、　１９．２０等の導電極性に関しては、上記実
施例と逆導電型であってもかまわない。

［発明の効果］以上、説明したように本発明の半導体装置及びその製造
方法によれば次のような効果を奏する。

薄膜化されたゲート絶縁膜又はトンネル絶縁膜をＲＴＡ
技術で窒化処理することにより、ち密なシリコン窒化酸
化膜を少なくともポリシリコンゲートの直下に形成する
ことができる。即ち、前記ポリシリコンゲートヘ不純物
をドープする際、通常のリン拡散プロセスを使用するこ
とができる。

しかも、前記シリコン窒化酸化膜は、ゲート絶縁膜又は
トンネル絶縁膜の半導体基板との界面領域に形成される
ことがない。従って、前記ゲート絶縁膜又はトンネル絶
縁膜の信頼性を低下させることがない。また、リン拡散
時間の最適化により、トンネル絶縁膜の信頼性とＰｏ１
ｙ−Ｐｏｌｙ絶縁膜の耐圧とを同時に満足させることが
できる。

さらに、前記シリコン窒化酸化膜がＮ２Ｎ１（３、Ｎ２
Ｈ４等の窒素原子を含むガス雰囲気中でＲＴＡにより形
成される。即ち、このＲＴＡは長時間のアニールを必要
としないので基板とゲート絶縁膜又はトンネル絶縁膜と
の界面における窒素原子のパイルアップを防ぐことがで
きる。従って、チャネル移動度の低下やゲート絶縁膜又
はトンネル絶縁膜の耐圧不良を防止することができる。

また、製造技術の大幅向上に寄与することができる。

【図面の簡単な説明】

第１図は本発明をＥ２　ＦＲＯＭに適用した場合であっ
て、そのトンネル絶縁膜近傍をを示す断面図、第２図は
前記第１図のＥ２　ＦＲＯＭにおけるトンネル絶縁膜の
深さ方向の不純物プロファイルを示す図、第３図（ａ）
〜（ｄ）は本発明の製造方法をＥ２ＦＲＯＭのメモリト
ランジスタに適用した場合を示す断面図、第４図（ａ）
〜（ｄ）は本発明の製造方法をロジックトランジスタに
適用した場合を示す断面図、第５図は本発明をツウイン
ウェル構造の半導体装置に適用した場合を示す断面図、
第６図は従来の２層ポリシリコン構造のＥ２ＦＲＯＭを
示す断面図、第７図は４遊ゲートへのリン拡散時間に対
する、トンネル絶縁膜の累積不良率とＰｏ１ｙ−Ｐｏｌ
ｙ絶縁膜の耐圧とのトレードオフ曲線を示す図、第８図
は従来のＥ２　ＦＲＯＭにおけるトンネル酸化膜の深さ
方向の不純物プロファイルを示す図である。１、１１・・・ｐ型シリコン基板、２・・・ｎ型拡散領
域、３．　４．１４・・・シリコン酸化膜、５，１５・
・・シリコン酸化窒化膜、６．　８．１６・・・ポリシ
リコン膜、７−Ｐａ　１　ｙ−Ｐｏ　ｌ　ｙ絶縁膜。出願人代理人　弁理士　鈴江武彦原子〔・ム］第図第図第図

Claims

【特許請求の範囲】

（１）半導体基板と、この半導体基板上に形成されるゲ
ート絶縁膜と、このゲート絶縁膜上に形成されるポリシ
リコンゲートとからなる半導体装置において、Ｓｉ＿Ｘ
Ｎ＿ＹＯ＿Ｚの組成を有するシリコン窒化酸化膜が、前
記ゲート絶縁膜のポリシリコンゲートとの界面領域に形
成されていることを特徴とする半導体装置。
（２）半導体基板と、この半導体基板上に形成されるト
ンネル絶縁膜と、このトンネル絶縁膜上に形成される電
気的に浮遊状態のポリシリコンゲートとからなる電気的
に書き換え可能な不揮発性記憶装置において、Ｓｉ＿Ｘ
Ｎ＿ＹＯ＿Ｚの組成を有するシリコン窒化酸化膜が、前
記トンネル絶縁膜のポリシリコンゲートとの界面領域に
形成されていることを特徴とする半導体装置。
（３）請求項１又は２記載のシリコン窒化酸化膜が、ゲ
ート絶縁膜又はトンネル絶縁膜の半導体基板との界面領
域に形成されることなく、少なくとも前記ゲート絶縁膜
又はトンネル絶縁膜のポリシリコンゲートとの界面領域
に形成されていることを特徴とする半導体装置。
（４）請求項１、２又は３記載のシリコン窒化酸化膜が
、ゲート絶縁膜又はトンネル絶縁膜を形成した後、窒素
原子を含むガス雰囲気中でＲＴＡを行うことにより形成
されることを特徴とする半導体装置の製造方法。