JPH02263209A - 連動装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） この発明は、鉄道システムに用いられ、転てつ機や信号
機等の制御機器の状態信号および指令信号に基づいて所
定の論理演算を行い、その結果によって制御機器の駆動
回路に駆動制御信号を与える連動装置に関するものであ
る。

（従来の技術） 近年の鉄道信号保安装置では、交通の高密度化に対処す
るためコンピュータを用いた制御システムを導入してい
る。従って、装置自体も複雑化してきたため、保守・保
全の問題がより重要視されるようになってきており、従
来の安全性に加えて高度の信頼性が要求されるようにな
ってきた。

このようなコンピュータを用いた制御システムの信頼性
を高め、安全性を確保する技術として、複数のコンピュ
ータを用い１つのコンピュータが故障したときに他のコ
ンピュータで代用したり、あるいは、安全側出力を確保
するようにした多重系システムがあり、その中の１つの
方式として第４図に示した多重系バス同期システムがあ
る。

これはＣＰＵを２つ用いた２重系のバス同期システムで
、互いに同期して同一の処理を行うＣＰＵ１．２と、こ
れらのＣＰＵの各データバスＡ。

Ｂ上の出力情報の一致、不一致を検査する照合回路３と
、データバスＡ、Ｂ上の各出力情報をラッチする第１お
よび第２のラッチ回路４，５と、そのラッチ情報に基づ
いて制御対象としての、例えば、リレー７に制御信号を
与える出力回路６とを備えている。

かかる２重系のバス同期システムの動作は、同一人力情
報が第１および第２のＣＰＵＩ、２にそれぞれ加えられ
ると、これに応じた同一の出力情報が第１と第２のＣＰ
Ｕ１．２からそれぞれデータバスＡ、Ｂを介して照合回
路３に入力される。

そして、両方の出力情報が一致しておれば正常であり、
その出力情報を有効と判定して第１と第２のラッチ回路
４．５を介して各出力情報を出力回路６に加え、出力回
路６から各ＣＰＵＩ、２の出力情報に基づいた制御出力
を発生してリレー７を駆動制御する。

一方、照合回路３の照合結果が不一致のときには、故障
有りとし、その出力情報を無効として動作を停止する。

ところで、この２重系バス同期システムのフェイルセー
フ性を確保するには、その出力回路６にもフェイルセー
フ機能を持たせる必要がある。このため、従来の出力回
路では、各ラッチ回路４゜５の出力に基づいて交流発振
させ、これをトランスおよび整流、平滑回路を介してリ
レー７を駆動するための直流出力を得るようにしている
。すなわち、交流回路を使用していた。

（発明が解決しようとする課題） 上述した従来の連動装置は、１重系でのフェールセーフ
性を確保する技術が確立されていなかったがために、止
むを得ず１重系システムを２重系にしてフェールセーフ
性を確保している。

これに対して、１重系でフェールセーフ性を確保する技
術が確立されていたとすれば、この２重系のシステムは
、部品点数が多く、しかも、回路構成が複雑で信頼性が
低下するという問題を含んだものになっている。また、
この２重系のシステムを系間同期を必要とするシステム
に適用した場合、ノイズ等の外乱に弱く、動作の不安定
性の対策に苦慮するのが実情であった。

この発明は上記の問題点を解決するためになされたもの
で、１重系のままでフェールセーフ性を確保し得、これ
によって、信頼性および安定性を格段に向上させること
のできる連動装置を得ることを目的とする。

〔発明の構成〕

（課題を解決するための手段） この発明は、第１図に示すように、演算処理回路と、こ
の演算処理回路に制御入力を取込むディジタル入力回路
と、前記演算処理回路の演算結果に応じて交番信号を出
力するディジタル出力回路とを備え、前記演算処理回路
は診断データのセット、リセットを行うための記憶手段
、この記憶手段の診断データリセットを条件に制御入力
データの演算処理を実行すると共に、前記記憶手段に診
断データをセットする実行手段、前記記憶手段の診断デ
ータセットを条件に演算処理状態をチェックすると共に
、前記記憶手段に診断データをリセットする診断手段を
含み、前記ディジタル出力回路は前記実行手段および診
断手段の交互動作に応じて交番信号を出力することを特
徴とするものである。

（作　用） この発明においては、演算処理回路の実行手段と診断手
段とが交互に動作し、この動作に応じて変化する信号を
出力するようになっているので、プログラムの誤動作、
あるいは、回路の故障時に必ず直流出力となる。この結
果、１重系のままでフェイルセーフ性を確保し得、これ
によって、信頼性および安定性を向上させることができ
る。

（実施例） 第２図はこの発明の一実施例の構成を示すブロック図で
ある。同図において、ディジタル入力回路（ＤＩ）１１
は外部からの入力および診斯データ１６を取込んで、コ
ンピュータでなる演算処理回路（ＰＵ）１２に与え、デ
ィジタル出力回路（Ｄｏ）１３が演算処理回路１２の処
理結果を出力し、さらに、ディジタル出力回路（Ｄｏ）
１３の交番出力を増幅回路（ＡＭＰ）１４が整流、増幅
して出力リレー（ＲＹ）１５に与えてこれを駆動するよ
うになっている。

上記のように構成された本実施例の動作を、第３図をも
参照して以下に説明する。

ここで、演算処理回路１２は一定の時間毎に、第３図に
示したプログラムを実行するが、これを処理サイクルと
名付ける。この処理サイクルは本発明の実行手段に対応
する「実行」と診断手段に対応する「診断」の２つのサ
イクルから構成されている。

先ず、最初に電源投入等の初期設定がなされた後、ステ
ップ２１でプログラムの実行を開始したとすると、ステ
ップ２２にて外部入力がディジタル入力回路１１を介し
て演算処理回路１２に取込まれる。ここでは、初期設定
直後であるため、メモリの診断データは「０」にリセッ
トされている。

従って、ステップ２３で診断データがリセット状態か否
かを判定すれば、この判定によってステップ２４の処理
に進んで実行プログラムを実行する。

ここで、実行プログラムが問題なく実行されたならば、
ステップ２５にて診断データを「１」にセットし、実行
サイクルを正常に通過したことを記録する。その後、ス
テップ２６にてディジタル出力回路１３より演算結果を
出力する。そして、ステップ２７で実行サイクルを終了
し、次のサイクルへの移行待ちとなる。

次に、サイクルの移行によりステップ２１に入ると、ス
テップ２２にてディジタル入力回路１３より外部入力を
取込む。このとき、診断データ１６が入力回路１１に加
えられており、診断データが「１」にセットされている
ときは外部入力が全て「０」となるように設定される。

このため、ステップ２２のディジタル信号入力処理を実
行したときは全て入力が「０」になっている。

次に、ステップ２３で診断データがリセットか否かを判
定するが、このときは、既に前回の実行サイクル診断デ
ータが「１」にセットされているので、今度はステップ
２８の処理に進む。このステップ２８では、ディジタル
入力回路１１のデータの全入力が「０」であるか否かの
チェックを含めて回路の動作チェックを実行する。そし
て、ステップ２９で診断結果の良否が判定され、もし診
断結果が不良であればステップ３０にて処理を中止し、
診断結果が良好であれば、ステップ３１にて診断データ
を「０」にリセットし、診断サイクルを正常に通過した
ことを記録する。

この後、ステップ２６にて演算結果がディジタル出力回
路１３より出力される。そして、ステップ２７で診断サ
イクルを完了すると共に、一つの処理サイクルを終了し
、以下、同様の処理を繰返す。

ここで、診断データを「０」にリセットしたので、次の
実行サイクルでステップ２２のディジタル入力実行時に
は、ディジタル入力回路１１より正常な外部人力処理が
実行されることになる。

以上のような処理サイクルを繰返し実行することにより
、正常な動作時には診断データが実行サイクルで「１」
、診断サイクルで「０」となるように交互に変化し、デ
ィジタル出力回路１３は交番信号を出力する。増幅回路
１４はこの交番信号を整流、平滑して得られた電圧によ
ってリレー１５を励磁し、故障診断出力とする。

かくして、この実施例によれば、ディジタル入力回路１
１、演算処理回路１２、ディジタル出力回路１３、およ
び増幅回路１４の全てが正常である時にリレー１５が励
磁される。これに対して、第２図に示した通りにプログ
ラムが実行されないとき、あるいは、ディジタル入力回
路１１、ディジタル出力回路１３、および増幅回路１４
のいずれかに故障が発生した時にはディジタル出力回路
１３の出力が直流となり、リレー１５は消磁状態となる
。従って、リレー１５が非励磁状態となったときに全出
力を遮断するような処理をすれば、１重系のままでフェ
イルセーフ性を確保することができる。

なお、上記実施例では、診断データがセットか、リセッ
トかによって実行サイクルと診断サイクルを切換えたが
、この代わりに入力データの全てが「０」か否かにより
切換えてもよい。

また、上記実施例では診断データ１６によって入力回路
１１の全ての入力を「０」にしたが、これをフェイルセ
ーフ性で問題のある入力のみに限定してもよい。

〔発明の効果〕

以上の説明によって明らかなようにこの発明によれば、
演算処理回路に実行手段と診断手段とを設けてこれらを
交互に動作せしめ、この動作に応じて交番信号を出力す
るようになしたのので、プログラムの誤動作、あるいは
、回路の故障時に必ず直流出力となる。従って、１重系
のままでフェイルセーフ性を確保し得、これによって、
信頼性および安定性を向上させることができるという効
果がある。

【図面の簡単な説明】

第１図はこの発明に対応する機能ブロック図、第２図は
この発明の一実施例の構成を示すブロック図、第３図は
同実施例の動作を説明するためのフローチャート、第４
図は従来の連動装置の構成を示すブロック図である。 １１・・・ディジタル入力回路、１２・・・演算処理回
路１２．１３・・・ディジタル出力回路、１４・・・増
幅回路、１５・・・出力リレー１５゜

Claims (1)

【特許請求の範囲】
1. 演算処理回路と、この演算処理回路に制御入力を取込む
   ディジタル入力回路と、前記演算処理回路の演算結果に
   応じて交番信号を出力するディジタル出力回路とを備え
   、前記演算処理回路は診断データのセット、リセットを
   行うための記憶手段、この記憶手段の診断データリセッ
   トを条件に制御入力データの演算処理を実行すると共に
   、前記記憶手段に診断データをセットする実行手段、前
   記記憶手段の診断データセットを条件に演算処理状態を
   チェックすると共に、前記記憶手段に診断データをリセ
   ットする診断手段を含み、前記ディジタル出力回路は前
   記実行手段および診断手段の交互動作に応じて交番信号
   を出力することを特徴とする連動装置。