JPH02259953A - コマンドバス装置 - Google Patents

コマンドバス装置

Info

Publication number
JPH02259953A
JPH02259953A JP1081166A JP8116689A JPH02259953A JP H02259953 A JPH02259953 A JP H02259953A JP 1081166 A JP1081166 A JP 1081166A JP 8116689 A JP8116689 A JP 8116689A JP H02259953 A JPH02259953 A JP H02259953A
Authority
JP
Japan
Prior art keywords
command
signal
signal line
memory
command bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1081166A
Other languages
English (en)
Inventor
Akira Yoshino
晃 吉野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1081166A priority Critical patent/JPH02259953A/ja
Publication of JPH02259953A publication Critical patent/JPH02259953A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野〕 本発明は、コマンドバス装置に係り、特にパーソナルコ
ンピュータにメモリや周辺装置の制’<′jn部を実装
するために、中央処理装置回路の信号を延長する拡張バ
スにおけるコマンドバス装置に関するものである。
〔従来の技術〕
従来より、この種のパーソナルコンビエータのコマンド
バス装置は、各種の産業における装置の自動制御に用い
たりするため、複数のメモリや周辺制御部を実装する必
要があり、このため信号が延長されて使用さている。そ
して、コマンド種別信号そのものがコマンド有効を示し
、特にチエツクを行うための信号および機能は具備され
ていなかった。このため、通信しているデータのチエツ
クを行う技術としては、データバスに対してのみパリテ
ィ信号を付加し、データの続出および書き込み時にチエ
ツクを行うということが一般的であった。
〔発明が解決しようとする課題〕
しかしながら、上記従来例のコマンドバス装置において
は、コマンド種別信号のみで構成され、しかも複数のメ
モリや周辺制御部を実装するため信号が延長されていて
、外部からの雑音等の影響を受けやすくなっているため
、コマンドバスの異常信号によりメモリデータの欠落や
誤りおよび周辺機器からの誤入力や、誤出力の発生とい
う欠点があった。そして、特にファクトリオートメーシ
ョンや、電力・石油化学プラントの制御等の自動制御に
用いられた場合、設置環境自体に雑音発生源が多く存在
し、しかも、制御対象に重要な設備が多く、コマンドバ
スの誤動作により重大な事故を発生させるという不都合
があった。
〔発明の目的〕
本発明の目的は、このような従来例に見られる不都合を
改善し、外部雑音等によりコマンドバスの信号に異常が
生じた時に、メモリや周辺制御部において信号検定を行
うことができ、これによって誤動作を未然に発見防止で
きるようなコマンドバス装置を提供することにある。
〔課題を解決するための手段〕
本発明では、中央処理装置回路と、メモリおよび周辺制
御部を接続するコマンドバスを設けており、このコマン
ドバスを、メモリアクセス状態であるかまたは入出力状
態であるかを表す信号およびデータの読み込み動作であ
るかまたは書き込み動作であるかを表す信号とを伝達す
るコマンド種別信号線と、このコマンド種別信号線の信
号の有効期間を表す信号を伝達するコマンド有効信号線
と、コマンド種別信号線およびコマンド有効信号線によ
るデータの転送の際の検査用のパリティ信号線とによっ
て構成している。そして、コマンドバスに、メモリおよ
び周辺制御部における各信号のパリティ検定結果を中央
処理装置回路に伝達するアラーム信号線を設けるという
手法を採っている。これによって、前述した目的を達成
しようとするものである。
〔発明の実施例] 第1図および第2図に、本発明の一実施例を示す。
この第1図に示す実施例においては、中央処理装置回路
(CPU回路)■と、メモリ2および周辺制御部3を接
続するコマンドバス4を設けており、このコマンドバス
4を、メモリアクセス状態であるかまたは入出力状態で
あるかを表すメモリ・アクセス−I10アクセス指定信
号(MEM/10)およびデータの読み込み動作である
かまたは書き込み動作であるかを表すライト−リード指
定信号(WR/RD)とを伝達するコマンド種別信号線
5と、このコマンド種別信号線5の信号の有効期間を表
す信号(READY)を伝達するコマンド有効信号線6
と、コマンド種別信号線5およびコマンド有効信号線6
によるデータの転送の際の検査用のパリティ信号線7と
によって構成している。そして、コマンドバス4に、メ
モリ2および周辺制御部3における各信号のパリティ検
定結果を中央処理装置回路(CPU回路)1に伝達する
アラーム信号線8を設けている。
第1図および第2図に基づいて動作説明を行う。
コマンド種別信号5aを構成するメモリアクセス−I1
0アクセス指定信号(MEM/l0)9aは、論理1の
時にはメモリアクセス状態を、また論理0の時には入出
力アクセス状態であることを示す。また、同じくコマン
ド種別信号5aを構成するライト−リード指定信号(W
R/RD)10aは、論理1の時には書き込み動作を、
論理0の時には読み込み動作を行っていることを示す。
−方、コマンド有効信号(READY)6aは、論理1
の時にはコマンドが有効であることを、また、論理Oの
時はコマンドが有効でないことを示す。
パリティ信号(PARITY)7 aは、上述したメモ
リアクセス−I10アクセス指定信号(MEM/10)
9a、  ライト−リード指定信号(WR/RD)10
aおよびコマンド有効信号(READY)6aの論理1
の数が偶数個の時に論理Oとなる、アラーム信号(AL
M)8aは、アドレス選択されたメモリ2や周辺制御部
3において、コマンドバス4の各信号5a、6a、7a
の検定を行った時点で、バリティ不一致を検出した期間
論理1となり、エラーの検出をしらせる。
次に、第2図に基づいて、時間に対する動作を説明する
。ここでは、−例として中央処理装置回路1がメモリ2
に記録されているデータの読み込みを要求した場合を示
す。まず、期間Aについては、メモリアクセス−I10
アクセス指定信号(MEM/I 0)9aは、論理1と
なってメモリアクセス状態であることを示している。ラ
イト−リード指定信号(WR/RD)10 a 2は、
論理0となって、データの読み込みを行っていることを
示す。コマンド有効信号(READY)6aは、メモリ
2にアクセスする期間論理1となってコマンドが有効で
あることを示す。従って、この期間Aの論理1の合計は
2となり、偶数個であるから、パリティ信号(PARI
TY)7 aは論理0となり、パリティ一致を検出する
。これによって、アラーム信号(ALM)8aは、期間
Aの間論理Oとなって、メモリ2の読み込みが正常に実
施されていることを表す。一方、第2図の期間Bについ
ては、同様にして、メモリアクセス−I10アクセス指
定信号(MEM/I O)9 aは、論理1となってメ
モリアクセス状態であることを示しているが、ライト−
リード指定信号(WR/RD)10aは、論理lとなっ
て、データの書き込みを行っていることを示している。
コマンド有効信号(READY)6 aは、メモリ2に
アクセスする期間論理1となってコマンドが有効である
ことを示す。従って、この期間Bの論理1の合計は2と
なり、奇数個であるか1ら、パリティ信号(PARIT
Y)7aは論理lとなり、パリティ不一致を検出して、
アラーム信号(ALM)8aは期間Bの間論理lとなっ
て、中央処理装置回路lにエラーの発生が伝達される。
この結果、再処理等によって、この異常に対処すること
となる。
〔発明の効果〕
以上説明したように、本発明では、中央処理装置回路と
メモリおよび周辺制御部とを接続するコマンドバスをコ
マンド種別信号線と、コマンド有効信号線と、パリティ
信号線と、アラーム信号線とから構成している。これに
よって、外部雑音等によりコマンドバスの信号に異常が
生じた場合に、メモリや周辺制御部において、信号検定
を行うことが可能となり、誤動作を未然に発見防止でき
るといる従来にない有効なパーソナルコンピュータのコ
マンドバス装置を提供することができる。
【図面の簡単な説明】
第1図は本発明の一実施例を表すブロック図、第2図は
第1図に示す実施例のタイムチャートである。 1・・・・・・中央処理装置回路、2・・・・・・メモ
リ、3・・・・・・周辺制御m 、4・・・・・・コマ
ンドバス、5・・・・・・コマンド種別信号線、6・・
・・・・コマンド有効信号線、7・・・・・・パリティ
信号線、8・・・・・・アラーム信号線。

Claims (1)

    【特許請求の範囲】
  1. (1)、中央処理装置回路に、メモリおよび周辺制御部
    を接続するコマンドバスを設け、 前記コマンドバスを、メモリアクセス状態であるかまた
    は入出力状態であるかを表す信号と、データの読み込み
    動作であるかまたは書き込み動作であるかを表す信号と
    を伝達するコマンド種別信号線と、このコマンド種別信
    号線の信号の有効期間を表す信号を伝達するコマンド有
    効信号線と、前記コマンド種別信号線およびコマンド有
    効信号線によるデータの転送の際の検査用のパリテイ信
    号線とによって構成し、 前記コマンドバスに、前記メモリおよび周辺制御部にお
    ける前記各信号のパリテイ検定結果を中央処理装置回路
    に伝達するアラーム信号線を設けたことを特徴とするコ
    マンドバス装置。
JP1081166A 1989-03-31 1989-03-31 コマンドバス装置 Pending JPH02259953A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1081166A JPH02259953A (ja) 1989-03-31 1989-03-31 コマンドバス装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1081166A JPH02259953A (ja) 1989-03-31 1989-03-31 コマンドバス装置

Publications (1)

Publication Number Publication Date
JPH02259953A true JPH02259953A (ja) 1990-10-22

Family

ID=13738876

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1081166A Pending JPH02259953A (ja) 1989-03-31 1989-03-31 コマンドバス装置

Country Status (1)

Country Link
JP (1) JPH02259953A (ja)

Similar Documents

Publication Publication Date Title
JPS5851292B2 (ja) 診断/デバツク計算システム
JPH0465411B2 (ja)
WO1990002999A1 (en) A bus data transmission verification system
JPH02259953A (ja) コマンドバス装置
US5687310A (en) System for generating error signal to indicate mismatch in commands and preventing processing data associated with the received commands when mismatch command has been determined
JP3127941B2 (ja) 二重化装置
US4953167A (en) Data bus enable verification logic
JP2645021B2 (ja) バス異常検査システム
JPH087442Y2 (ja) プログラマブルコントローラの入出力装置
JPS62159258A (ja) Bus診断方式
JPH0756520Y2 (ja) 故障システムの応答信号発生装置
JPH02238538A (ja) 多重ポートメモリの異常検出方式
JPH02171991A (ja) Icカードの制御方法
JPS6132153A (ja) メモリ制御装置
JPS6029978B2 (ja) チエツク装置
JPH02242452A (ja) メモリカード
JPH04252344A (ja) コンピュータシステム
JPH0324601A (ja) 制御方法
JPH01307855A (ja) バスチェック装置
JPH0232409A (ja) 異常監視部の診断装置
JPH02297650A (ja) 受信装置
JPH0553934A (ja) バスライン監視方式
JPH022402A (ja) プログラマブル・コントローラ
JPH02146643A (ja) 記憶装置
JPS63245747A (ja) 2ポ−トメモリ異常検出方式