JPH02253318A - 無効電力補償装置の制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は、アーク炉等の変動負荷が接続されている工場
電源などで、高調波対策用にフィルタ設備を併用し、電
圧フリッカ対策を行う静止型無効電力補償（以下ＳｖＣ
装置という）において、フィルタ設備、進相コンデンサ
（以下ＳＣという）等の進相骨が、サイリスタ制御リア
クトル（以下τＣＲ）部の遅相性より大きい関係にある
ＳｖＣ装置を設置した場合に、アーク炉の出庫時など、
無効電力発生が少ない時に、ＴＣＲ部の電流を最大に流
すことにより、既設進相分の電圧上昇を極力抑えること
を目的とするものである。

［従来技術と問題点コ アーク炉のような急激に変動する負荷が接続されている
系統母線の電圧変圧を抑制するため、ＳｖＣ装置が用い
られる。

ＳｖＣ装置は高インピーダンス変圧器に逆並列サイリス
タを接続して系統に遅相性を流すＴＣＲと系統に進相分
を流す、フィルタ、ＳＣ等で構成される。

この場合、ＳＶＣの容量は、生じ得る全無効電力の変動
に対応して補償を行うためには、大きな容量のＳｖＣが
必要となるが、フリッカ−に影響するのは、急激な無効
電力制御回路〇で、大きな容量のＳｖＣを備えることは
不経済であるので、従来は、変動負荷において、予測さ
れる最大無効電力Ｑｗｍｘと同様に予測される１常時発
生のベース無効電力ＱＢを定め、その差値Ｑｃ＝　Ｑ−
−−−Ｑｔｓに対応できるようにｓ　Ｑｃに基いてＳＹ
Ｃの容量を定めていた。

しかし、実際にベース無効電力Ｑ８は一定でなく、長周
期でゆっくりと変化しているため、前述のベース無効電
力ＱＢをそのまま、固定バイアスとしてＳＶＣの、例え
ばサイリスタの制御に用いることはできず、ベース無効
電力Ｑａの変化も見越して固定バイアスＱａを設定する
必要があり、結果的には前記急変無効電力変動分６９以
上のＳＶＣ容量が必要となるという問題があった。

このような問題を解決する目的で、第２図に示すような
制御方式が提案されている。以下、その構成について説
明する。電源１に対して系統母線３が接続される。２は
電源側インピーダンスである。系統母線３に変動負荷１
０、通常の負荷２４が接続され、これに対し、並列に高
インピーダンス変圧器４、またはりアクドルと逆並列の
サイリスタスイッチ５の直列接続されたサイリスタ制御
リアクトルＴＣＲが設置され、系統母線３に接続された
ＰＴ８より遅相トランス１２を経て無効電力（Ｑ）検出
器１３に変圧信号が入力し、また、負荷回路に結合され
たＣ７０よりの電流信号が入力して無効電力の演算が行
われ、その出力信号は平均値回路Ｉ４を介し、また直接
加算器Ｉ６に入力し、直接のＱ＠出器！３よりの入力Ｑ
と平均値回路１４よりの入力Ｑ１、ｔとの間で減算が行
われ、長周期変動分は除去され、無効電力変動分ΔＱが
求められる。

２５は、加算器１Ｇに入力する固定バイアスを示すが、
この固定バイアスは、急峻な無効電力変動分Δｑの１／
２であり、予め発生する八〇の最大変動幅に基いて、実
際面から決められたものである。このΔＱ、１／２が加
算器１６にプラスバイアスとして加えられる。このよう
にプラスバイアスΔＱ、Ｉ／２を加えた信号をパルス発
生部２２に入力して制御パルスに変換して、ＴＣＨの通
電制御を行うことによって、前記ΔＱに見合うように通
電電流を減じ、又は増加させΔＱを補償し、急峻な電圧
変動を抑制する。

ところが、電気炉において金属を溶解するような場合、
一般に溶解開始より溶解中は、前記ＳＶＣ制御方式で運
転すれば、その効用は著しいが、電圧変動が小さくなり
、また出庫時などの負荷運転休止となった場合、系統電
圧は、系統に投入されているコンデンサ、フィルタ等の
影響で電圧上昇を生じることがあるが、前記／１１１イ
アスによって５０％ＳＶＣの動作しかできず、この場合
、系統電圧上昇の抑制効果は１／２となる。

一方、負荷無効電力制御回路と系統電圧制御回路を備え
、例えばある一定電圧以上になれば、電圧制御回路（Ａ
ＶＲ制御）が優先制御し、この時、ＳｖＣ電流を増大さ
せるように制御し、工場電源の電圧上昇を抑制する方式
も提案されている。第４図はこの方式を示す。

この方式はＱ検出器１３’において変動無効電力骨ΔＱ
を検出し、また、電圧検出器２６において母線電圧信号
を得、この電圧信号Ｖを所定の一定電圧に当る’／ｒａ
ｔと比較して調節計（ＡｖＲ制御）２７において一定電
圧Ｖｒｅｒを越えるΔＶを演算し、加算器１６において
ΔＱにΔＶを加えこれを係数回路２８に通し、ファンク
シｅン回路２９にて、ＴＣＲ制御パルスを作り、ＴＣＨ
の通電電流増大により、系統電圧の上昇を抑制する。第
３図は動作波形図を示す。

しかし、上記説明のとおり、本方式では、無効電力制御
回路と系統電圧制御回路の２回路が必要であり、電圧制
御回路はＡＹＲ制御（フィードバック制御）であるので
、高速制御は期待できないばかりか、常時制御状態にあ
るので通常時のフリッカ抑制制御（Ｑ制御）に悪影響を
与えるため、両者のゲイン配分、時定数決定など微妙な
調整が必要となる。

［発明が解決しようとする課題］ 以上、ニガ式はいずれも電圧フリッカ−の抑制、後者で
はこれに加えて系統電圧上昇の抑制機能を有するもので
あるが、前者はその構成上、系統電圧の上昇抑制につい
ては機能せず、後者はまた、系統電圧の上昇抑制中にお
いて、電圧フリッカ−抑制に悪影響を生じる。

本発明はＱ検出制御回路のみで、無効電力制御と系統電
圧制御が明確に区分でき、本来の無効電力制御機能を損
なわずに系統電圧の上昇を抑制ができる無効電力補償装
置の制御方式にある。

以下図面に示す実施例について本発明を説明する。第２
図、第４図と同一部分は同一符号で示す。

電源１は電源インピーダンス２を宵し、これに系統母線
３が接続されており、系統母線３に変動負荷ｌＧが接続
され、また、　５０群６、フィルタ群７が投入されてい
るものとする。

この系統母線３にＰＴ８が接続されその２次側に遅相ト
ランスＩ２が接続され、その９０°遅相電圧信号はＱ４
！Ｊ出器１３に入力し、負荷回路に結合されたＣ７０よ
り負荷電流信号がＱ検出器１３に入力する。

ここで無効電力Ｑの値が演算される。Ｑ検出器１３は加
算器ｔＳと直接接続されるとともに、平均値回路Ｉ４を
介して加算器Ｉ６に接続され、この加算器１６では、無
効電力Ｑの変動分ΔＱの値が演算され、出力する。加算
器ＩＢの出力側は加算器！６″に接続され、加算器Ｉｆ
ｔ’には前記ΔＱ倍信号ほか、Ｑバイアス設定回路＋５
よりの設定バイアス値Ｑ８およびＱバイアス設定回路１
５よりのバイアス設定値Ｑ８を入力とする積分回路２０
よりの出力信号Ｑ−ｎが入力する。加算器−つでよい。

また、平均値回路１４よりの出力値を一方の入力とし、
Ｑリミッタ設定回路２３よりの出力値ＱＬＩを他方の入
力とするコンパレータ２２が設けられ、その出力側は前
記コンパレータ２２の出力信号の変化によってオン・オ
フできるリレー２１等が設けられる。この場合半導体ス
イッチでも良い。

ここで、設置された高インピーダンストランス４と直列
接続された逆並列サイリスタ５よりなるＴＣＲを用いた
ＳＶＣの制御容量Ｑ８ＶＣ→ＩＰ、υとしたとき、例え
ばＱバイアス設定回路＋５の設定バイアス値ＱａＬｑｌ
／２Ｐ、■、またＱリミッタ設定回路の設定値ＱＬＩ−
〇　、　ＩＰ　、Ｕとし、平均値回路１４の時定数ＳＴ
、−数８１コンパレータ２２の時定数ＳＴＱ物数１０■
Ｓ１積分器２０の時定数を数Ｓとする。

（１）アーク炉の出鋼時など電極とスクラップが接触し
ない期間には無効電力発生は極めて少ないので、従って
平均値回路１４よりの出力値は小さくなる。この出力値
をコンパレータ２２でＱＬＩと比較すると、このＱｔ、
ｔはＯ，ｌＰ、Ｕ程度に設定されているので、平均値回
路！４よりの出力値がそれ以下となり、ＱＬＩを越えて
小さくなるとコンパレータ２２の出力は大きく変化する
ので、この変化した信号で積分回路２０をオンに移す。

加算器１６′にはＱバイアス設定回路＋５より１／２Ｐ
、Ｕ程度の設定バイアス値ＱＢが入力しているが、前記
積分器２０の動作により前記設定バイアスＱａを減算す
る方向に徐々に大きくなるマイナスＱ−ａを積分器２０
においてＱａより発生し、これが加算器１８″に入力す
る。この結果、加算器Ｉｆｆ’より反転器！７を通して
出た出力信号Ｑｓは（＋）→（０）となり、ファンクシ
ョン回路１８によって最小のサイリスタ制御位相角αと
なるように変換され、同期電源回路１１よりのタイミン
グによってサイリスタゲートパルス発生器１９よりサイ
リスタ点弧位相でゲートパルスを発生する。この場合、
ＴＣＲはＩ　Ｐ、Ｕの電流を流すことになり、母線に投
入されている５０群６や高調波対策用フィルタ７設備等
によって生じる系統電圧上昇を抑制するものである。

（２）Ｑ検出器＋３よりの出力信号が大きいとき、つま
り負荷の通電量が大きいとき、コンパレータ２２よりの
出力信号によって積分器２０はオフの状態となっており
、従って加算器１Ｂ’への入力信号はない。従って加算
器Ｉｆｔ’に入力する信号は、Ｑバイアス設定回路！５
よりの、例えば約ＱＢ→＋／２ｐ、ｕの設定バイアスと
Ｑ検出器１３より出力したＱ信号とその平均値回路Ｉ４
を出また信号との差信号、つまり変動無効電力骨ΔＱの
みである。前記ＱａをプラスバイアスとしてΔＱ倍信号
加えることによって、すでに第２図について説明したと
同様に動作し、ＳｖＣ容量ＩＰ、■において変動無効電
力骨ΔＱの変動を補償することができる。

つまり、本発明においては通常の運転時、例えば負荷が
０．ＩＰ、０以上の時は無効電力制御が優先し、負荷が
０．ＩＰ、Ｕ以下となるときは、母線電圧上昇変動を抑
制制御することができる。

［発明の効果コ 本発明によれば、Ｑ検出制御回路のみで、系統電圧の変
動抑制を行うことができ、ＳｖＣ設備を有効に活用する
ことができる。

無効電力制御と系統電圧制御が明確に区分けでき、本来
の無効電力制御機能を損なわずに母線電圧の上昇を抑制
することができる。

【図面の簡単な説明】

第１図は本発明の実施例をブロック図で示す。 第２図は従来のフリッカ抑制を目的とした無効電力補償
装置をプロ、り図で示す。 第３図は第２図装置による動作波形図を示す。 第４図は従来のフリッカ抑制、系統電圧上昇抑制のでき
る補償装置をブロック図で示す。 ６・・・コンデンサ群、７・・・フィルタ群、１３・・
・Ｑ検出器、１４・・・平均値回路、１５・・・Ｑバイ
アス設定回路、１８．１６’・・・加算器、！７・・・
反転器、１８・・・ファンクシ甘ン回路、１９・・・サ
イリスタゲートパルス発生器、２０・・・積分器、２１
・・・リレー等、２２・・・コンパレータ、２３・・・
Ｑリミッタ設定回路。 第　１　図 夷２ｖ！Ｊ どｔ （コンパし一タ） 六鰐■

Claims (1)

【特許請求の範囲】
1. （１）電圧フリッカ及び電圧変動を抑制する目的で設置
   されるサイリスタ制御リアクトルを用いた無効電力補償
   装置において、負荷の無効電力検出器と、該検出器に接
   続される無効電力平均値回路と、前記無効電力平均値回
   路よりの無効電力平均値と無効電力リミッタ設定回路に
   よって設定される無効電力値を入力とするコンパレータ
   と、無効電力バイアス設定回路と、該バイアス設定回路
   に接続され、前記コンパレータの出力変動に基いてオン
   ・オフする積分器を備え、前記負荷の無効電力検出器よ
   りの無効電力値と無効電力平均値より変動無効電力分を
   求めるとともに、これに前記無効電力バイアス設定回路
   による設定バイアス値及びこのバイアス値を減算する方
   向で前記積分器を経た出力値を加えてサイリスタ点弧位
   相制御の信号を作ることを特徴とする無効電力補償装置
   の制御方式。